可編程PLL硅時鐘提供一流抖動性能

　　隨著自動測試設(shè)備、電信及網(wǎng)絡(luò)、計算機及消費電子產(chǎn)品復雜度和系統(tǒng)數(shù)據(jù)傳輸率/頻率的不斷提高，系統(tǒng)需要更加精確的同步，并實現(xiàn)更低的抖動。同時，系統(tǒng)對高性價比的電磁干擾(EMI)抑制(采用擴頻技術(shù))的要求也越來越高。因此，設(shè)計中需要用多頻率時鐘產(chǎn)生器來整合時鐘樹(晶體、PLL、緩存、I/O)，利用高性能的鎖相環(huán)(PLL)替代較高頻率應用中的傳統(tǒng)晶振，使時鐘扇出具備靈活的skew，并支持多種I/O(LVDS、PECL、HCSL、HSTL)。此外，設(shè)計中還需要半定制化時鐘和可編程時鐘以提升系統(tǒng)的性能和設(shè)計靈活性。這些應用趨勢對時鐘產(chǎn)生技術(shù)及頻率元件提出了更高的要求，市場迫切需要能夠滿足上述需求的完整時鐘樹解決方案。

　　NB3N3020是安森美半導體最新推出的一款可編程時鐘乘法器，該器件能產(chǎn)生低壓正射極耦合邏輯(LVPECL)時鐘及低壓互補金屬氧化物半導體(LVCMOS)時鐘，因此，NB3N3020能夠用于諸多領(lǐng)域，如網(wǎng)絡(luò)、消費電子和計算機應用。NB3N3020含有三個三電平LVCMOS單端選擇引腳，可以設(shè)定26種可能時鐘頻率中的任一種，具有極高的靈活性，采用單顆定制器件即可替代不同系統(tǒng)中的多個時鐘。NB3N3020擁有8 MHz～210 MHz的寬輸出頻率范圍。它采用一顆5.0 MHz～27 MHz基本模式并行諧振晶體或一顆2.0 MHz～210 MHZ LVCMOS單端時鐘源，產(chǎn)生差分LVPECL輸出和單端LVCMOS輸出，多種可供選擇的時鐘輸出頻率是對輸入時鐘頻率相乘的結(jié)果。低電平時，LVCMOS輸出啟用(OE)三態(tài)時鐘輸出，系統(tǒng)設(shè)計人員能夠在系統(tǒng)中動態(tài)地控制時序狀況。NB3N3020具有極佳的抖動性能，周期抖動僅為5皮秒(ps)，為電路板設(shè)計人員提供了充足的系統(tǒng)時序裕量，即使是更高頻率的設(shè)計依然具有極高的可靠性。

　　安森美半導體的時鐘樹解決方案包括時鐘產(chǎn)生和時鐘支持及分配兩大部分。前者包括高性能時鐘、時鐘模塊、靈活的CMOS可編程時鐘;后者包括時鐘分配、分立式PLL器件、時鐘支持邏輯。其中，時鐘產(chǎn)生部分中基于PLL的PureEdge硅頻率模塊NBXxxxx系列目前包括九款產(chǎn)品，均具有一流的長期時域抖動性能和10 MHz頻率優(yōu)異的-163 dBc/Hz元件域噪聲，可彌補在12 KHz～20 MHz頻率時的0.4皮秒(ps)均方根(RMS)相位抖動，使整個系統(tǒng)時鐘樹具有更大的時序裕量。這些元件創(chuàng)造了亞皮秒抖動質(zhì)量的時鐘，可以實現(xiàn)100 MHz、106.25 MHz、125 MHz、155.52 MHz、156.25 MHz、200.00 MHz、212.5 MHz、250 MHz、311.04 MHz和312.5 MHz中的單個和/或兩個頻率，非常適用于1x/2x光纖信道、串行ATA、iSCSI、PCIe、同步光網(wǎng)絡(luò)(SONET)/同步數(shù)字體系(SDH)、以太網(wǎng)和時鐘裕量應用。

　　安森美半導體標準產(chǎn)品部全球市場營銷副總裁麥滿權(quán)在介紹新的時鐘樹解決方案時說：“為了迎合時鐘市場及時鐘產(chǎn)生技術(shù)的應用趨勢，我們利用先進的半導體工藝和模擬技術(shù)專長，開發(fā)了一系列全硅頻率技術(shù)產(chǎn)品。這些產(chǎn)品可以在系統(tǒng)中提供猶如心臟有規(guī)律的跳動的準確頻率，在實現(xiàn)更高性能的同時，能簡化系統(tǒng)的復雜度，實現(xiàn)精確的系統(tǒng)同步。硅基鎖相環(huán)(PLL)時鐘解決方案將繼續(xù)替代傳統(tǒng)晶振(XO)以滿足更高頻率、復雜度及系統(tǒng)同步對時鐘解決方案的要求。”

　　PureEdge時鐘產(chǎn)生模塊可以替代傳統(tǒng)晶振，降低成本，增加靈活性和功能。在晶振方面，可以縮短傳統(tǒng)晶振的上市時間，易于獲得非標準頻率?；旌夏K中的PLL可以在5 mm×7 mm×1.9 mm陶瓷封裝中直接替代晶振模塊。因此，可以提供多種可供選擇的頻率、多種邏輯系列輸出電平(無需電平轉(zhuǎn)換器)，抑制抖動，同時還可以降低制造成本，提高可靠性。安森美半導體標準產(chǎn)品部先進邏輯分部總監(jiān)兼總經(jīng)理何燾(Dan Huettl)認為：“PLL技術(shù)具備許多其他傳統(tǒng)晶振所沒有的優(yōu)勢，包括設(shè)計上的靈活性、可編程能力，有助于降低成本和提高性能。可編程PLL還可以產(chǎn)生多種頻率，支持多種接口，能以單一IC滿足全部時鐘樹要求，用單個器件替代多個晶振。此外，它還支持擴頻和可編程延遲等新功能。安森美半導體的PLL硅頻率技術(shù)提供了極有競爭力的相位噪聲和穩(wěn)定的性能，將逐漸替代目前微處理器和采用微控制器的系統(tǒng)中的傳統(tǒng)晶振?！?以常見的機頂盒(STB)、數(shù)字電視、家庭網(wǎng)關(guān)和其它消費應用等為例，這些系統(tǒng)中可能涉及到眾多不同的功能模塊，需要不同的時鐘頻率，如PCI/PCIe、USB、以太網(wǎng)、處理器時鐘、視頻時鐘、ADSL/VDSL、DDR2/DDR3存儲器時鐘、千兆位以太網(wǎng)和ASIC時鐘等，安森美半導體的可編程時鐘乘法器，采用單個多PLL可編程時鐘解決方案能替代其中的所有分立晶體和/或CMOS晶體振蕩器，產(chǎn)生系統(tǒng)需要的所有頻率，減小了電路板空間，降低了設(shè)備成本。