什么是逐次比較型adc?逐次比較型adc原理分析

　　1、什么是逐次比較型ADC？

　　ADC，Analog-to-Digital Converter的縮寫，指模/數(shù)轉換器或者模數(shù)轉換器。是指將連續(xù)變化的模擬信號轉換為離散的數(shù)字信號的器件。真實世界的模擬信號，例如溫度、壓力、聲音或者圖像等，需要轉換成更容易儲存、處理和發(fā)射的數(shù)字形式。模/數(shù)轉換器可以實現(xiàn)這個功能，在各種不同的產(chǎn)品中都可以找到它的身影。與之相對應的DAC，Digital-to-Analog Converter，它是ADC模數(shù)轉換的逆向過程。ADC最早用于對無線信號向數(shù)字信號轉換。如電視信號，長短播電臺發(fā)接收等。

? ? ? ? adc模塊的精度一般有8位、10位、12位、16位、24位。

　　以5V的ADC模塊為例介紹：

　　8位的精度：把0~5V分成256份，每份表示5/256=0.02V;

　　10位的精度：把0~5V分成1024份，每份表示5/1024=0.005V;

　　12位的精度：把0~5V分成4096份，每份表示5/4096=0.0012V;

　　16位的精度：把0~5V分成65536份，每份表示5/65536=0.000076V;

　　24位的精度：把0~5V分成16777215份，每份表示5/16777215=0.00000023V;

　　2、逐次比較型ADC電路結構

　　逐次逼近ADC包括n位逐次比較型A/D轉換器如下圖所示。它由控制邏輯電路、時序產(chǎn)生器、移位寄存器、D/A轉換器及電壓比較器組成。

　　逐次比較型A/D轉換器框圖

　　3、逐次比較型ADC特點

　?。?）轉換速度：（n+1）Tcp.速度快。

　?。?）調整VREF，可改變其動態(tài)范圍。

? ? ? ? （3）轉換方式：直接轉換ADC

　　4、逐次比較型ADC工作原理分析

　　逐次比較型ADC原理是從高位到低位逐位比較，首先將緩沖寄存器各位清零；轉換開始后，先將寄存器最高位置1，把值送入D/A轉換器，經(jīng)D/A轉換后的模擬量送入比較器，稱為 Vo，與比較器的待轉換的模擬量Vi比較，若Vo《Vi，該位被保留，否則被清0。然后，再置寄存器次高位為1，將寄存器中新的數(shù)字量送D/A轉換器，輸出的 Vo再與Vi比較，若Vo《Vi，該位被保留，否則被清0。循環(huán)此過程，直到寄存器最低位，得到數(shù)字量的輸出。

　　逐次逼近轉換過程和用天平稱物重非常相似。天平稱重物過程是，從最重的砝碼開始試放，與被稱物體行進比較，若物體重于砝碼，則該砝碼保留，否則移去。再加上第二個次重砝碼，由物體的重量是否大于砝碼的重量決定第二個砝碼是留下還是移去。照此一直加到最小一個砝碼為止。將所有留下的砝碼重量相加，就得此物體的重量。仿照這一思路，逐次比較型A/D轉換器，就是將輸入模擬信號與不同的參考電壓作多次比較，使轉換所得的數(shù)字量在數(shù)值上逐次逼近輸入模擬量對應值。

　　對11.10.1的電路，它由啟動脈沖啟動后，在第一個時鐘脈沖作用下，控制電路使時序產(chǎn)生器的最高位置1，其他位置0，其輸出經(jīng)數(shù)據(jù)寄存器將1000……0，送入D/A轉換器。輸入電壓首先與D/A器輸出電壓（VREF/2）相比較，如v1≥VREF/2，比較器輸出為1，若vI《 VREF/2，則為0。比較結果存于數(shù)據(jù)寄存器的Dn-1位。然后在第二個CP作用下，移位寄存器的次高位置1，其他低位置0。如最高位已存1，則此時 vO=（3/4）VREF。于是v1再與（3/4）VREF相比較，如v1≥（3/4）VREF，則次高位Dn-2存1，否則Dn-2=0;如最高位為0，則vO=VREF/4，與vO比較，如v1≥VREF/4，則 Dn-2位存1，否則存0……。以此類推，逐次比較得到輸出數(shù)字量。

　　為了進一步理解逐次比較A/D轉換器的工作原理及轉換過程。下面用實例加以說明。

　　設下圖電路為8位A/D轉換器，輸入模擬量vA=6.84V，D/A轉換器基準電壓VREF=10V。 根據(jù)逐次比較D/A轉換器的工作原理，可畫出在轉換過程中CP、啟動脈沖、D7～D0及D/A轉換器輸出電壓vO的波形，如圖11.10.2所示。

　　由圖11.10.2可見，當啟動脈沖低電平到來后轉換開始，在第一個CP作用下，數(shù)據(jù)寄存器將D7～D0=10000000送入D/A轉換器，其輸出電壓 v0=5V，vA與v0比較，vA》v0存1;第二個CP到來時，寄存器輸出D7～D0=11000000，v0為7.5V，vA再與7.5V比較，因vA《7.5V，所以D6存0;輸入第三個CP時，D7～D0=10100000，v0=6.25V;vA再與v0比較，……如此重復比較下去，經(jīng)8個時鐘周期，轉換結束。由圖中v0的波形可見，在逐次比較過程中，與輸出數(shù)字量對應的模擬電壓v0逐漸逼近vA值，最后得到A/D轉換器轉換結果D7～D0為10101111。該數(shù)字量所對應的模擬電壓為6.8359375V，與實際輸入的模擬電壓6.84V的相對誤差僅為0.06%。

　　8位逐次比較型A/D轉換器波形圖

　　5、逐次比較型ADC轉換器電路舉例

　　例11.10.1 4位逐次比較型A/D轉換器的邏輯電路如下圖所示。圖中5移位寄存器可進行并入/并出或串入/串出操作，其F為并行置數(shù)端，高電平有效，S為高位串行輸入。數(shù)據(jù)寄存器由D邊沿觸發(fā)器組成，數(shù)字量從Q4～Q1輸出，試分析電路的工作原理。

　　4位逐次比較型A/D轉換器的邏輯電路

　　電路工作過程分析：

　　當啟動脈沖上升沿到來后，F(xiàn)F0～FF4被清零，Q5置1，Q5的高電平開啟G2門，時鐘CP脈沖進入移位寄存器。在第一個CP脈沖作用下，由于移位寄存器的置數(shù)使能端F已有0變?yōu)?，并行輸入數(shù)據(jù)ABCDE置入，QAQBQCQDQE=01111。QA的低電平是數(shù)據(jù)寄存器的最高位置1，即Q4Q3Q2Q1=1000。D/A轉換將數(shù)字量1000轉換為模擬電壓vO，送入比較器C與輸入模擬電壓v1比較，若輸入電壓vI》 vO，則比較器C輸出vC為1，否則為0。比較結果送D4～D1。

　　第二個CP脈沖到來后，移位寄存器的串行輸入端S為高電平，QA由0變1，同是最高位QA的0移至次高位QB。于是數(shù)據(jù)寄存器的Q3由0變1，這個正跳變作為有效觸發(fā)信號加到FF4的CP端使vC的電平得以在Q4保存下來。此時，由于其他觸發(fā)器無正跳變脈沖，vC的信號對它們不起作用。Q3變?yōu)?后建立了新的D/A轉換器的數(shù)據(jù)，輸入電壓在與其輸出電壓vO相比較，比較結果在第三個時鐘脈沖作用下存于Q3……。如此進行，直到QE由1變0，使Q5由1變0后將G2封鎖，轉換完畢。于是電路的輸出端D3D2D1D0得到與輸入電壓v1成正比的數(shù)字量。由以上分析可見，逐次比較型A/D轉換器完成一次轉換所需的時間與其位數(shù)和時鐘脈沖頻率有關，位數(shù)愈少，時鐘頻率愈高，轉換所需時間越短。這種A/D轉換器具有轉換速度較快，精度高的特點。