STM32 PWM輸出怎么設(shè)置死區(qū)時間時通道輸出高電平。
2024-03-22 07:59:03
SPI+DMA對Ws2812數(shù)據(jù)總是有一個高電平
時鐘沒錯，發(fā)送給DMA的數(shù)據(jù)大小也沒問題，想不明白還有有哪里的原因
2024-03-15 07:55:26
CYT4B pwm 怎么反轉(zhuǎn)輸出信號極性，比如原先低于比較值為低電平，怎么改成高電平
2024-03-04 07:34:31
AD7321的數(shù)據(jù)轉(zhuǎn)換輸出一直是高電平，前四位能正常輸出（通道0和通道1轉(zhuǎn)換能在前四位體現(xiàn)出來），后12位數(shù)據(jù)位全是高電平，讓AD7321工作只需要先寫范圍寄存器再寫控制寄存器就可以了嗎？是否還需要其他操作才能讓AD開始轉(zhuǎn)換
2024-02-26 06:34:40
半導(dǎo)體）管道組成。在CMOS電路中，輸入信號的高和低電平取決于輸入信號的電壓和電路中的配置。 對于CMOS門電路來說，判斷輸出電平的關(guān)鍵是輸入電壓。在理想的情況下，當(dāng)輸入電壓為高電平時，輸出為低電平；當(dāng)輸入電壓為低電平時，輸出電平為高電平。這是因為CMOS電路的輸入管道是一個開關(guān)，當(dāng)輸入電壓為高
2024-02-22 11:12:34
512 的CMOS電平一般分為邏輯高電平（High Level）和邏輯低電平（Low Level）。CMOS電平的取值一般在0V到Vcc之間，Vcc是CMOS電路供電電壓。邏輯高電平一般為Vcc，邏輯
2024-02-22 11:10:52338 在推挽輸出模式下，一個晶體管用于提供高電平輸出，而另一個晶體管則用于提供低電平輸出。當(dāng)內(nèi)部輸出為1電平時，上邊的晶體管（如MOS管）導(dǎo)通，同時下邊的晶體管截止，這時輸出高電平。
2024-02-06 09:27:10639 
如何使用TOM 輸出的PWM波形中的高電平中間點來觸發(fā)ADC采樣？
2024-02-06 07:24:59
二進制中的兩個數(shù)字0和1稱為位(bit, 是二進制數(shù)字binary digit的縮寫)。在數(shù)字電路中，使用兩個不同的電平表示這兩個位。一般情況下，1 用高電平表示，0用低電平表示，這種邏輯體制稱為正邏輯。
2024-02-04 16:54:09462 
最常見的發(fā)動機怠速抖動問題及原因 發(fā)動機怠速抖動問題是一種常見的車輛故障，它通常會導(dǎo)致發(fā)動機運行不穩(wěn)定，并伴有抖動感。這種問題可能由多種原因引起，本文將詳細介紹最常見的原因及解決辦法。 第一個原因是
2024-02-02 10:40:192613 一直很納悶，GPIO上電竟然是高電平。有沒有辦法解決，是不是要改動啟動程序才能解決問題？
2024-01-17 08:27:50
觸發(fā)器會觸發(fā)并改變輸出狀態(tài)，這取決于JK觸發(fā)器的觸發(fā)方式。 在真實的電路中，JK觸發(fā)器的觸發(fā)方式是由實際的電壓電平決定的，通常有兩種模式，分別是懸空狀態(tài)為低電平和懸空狀態(tài)為高電平。在本文中，將詳細介紹這兩種觸發(fā)方式，并探討它
2024-01-15 13:35:53446 AD7985芯片已設(shè)置為/CS模式（三線式且有繁忙指示）。
設(shè)置方法：TURBO管腳下拉，SDI上拉，SDO接10K的上拉。輸出給CNV時鐘（1.953Mhz）；
問題現(xiàn)象：CNV時鐘保持高電平
2024-01-12 06:46:44
NE555電路中，觸摸2腳低電平有效有動作，觸摸6腳高電平有效有動作，觸摸電路中人體雜波信號是高電平還是低電平？
2024-01-10 13:03:22
我的目的是使得ADP2164的PGOOD管腳輸出高電平。
EN管腳使用示波器測得其為斜坡信號（上下峰均為4.1646V和4.076V）
VIN/TRK/SYNC/PVIN是4.9mV，RT
2024-01-08 08:16:25
LTC3814-5的BG腳和TG腳始終為高電平，使用線性供電為9、10、11腳提供電壓，當(dāng)供電建立時，BG腳與TG腳就同時變?yōu)?b class="flag-6" style="color: red">高電平，不會產(chǎn)生方波？請問是什么情況呢？
2024-01-08 06:22:29
正常使用情況下，LTC3331的ship引腳接高電平還是低電平？
2024-01-05 11:07:17
LTC6813-1,pin 49 DRIVE 引腳是一直輸出高電平？還是周期性的高/低電平？
我司在測試的過程中發(fā)現(xiàn)，如果不與主MCU通信，DRIVE 輸出的 是1.88s的高電平后，隨即變成低電平
2024-01-03 07:26:44
本人初次使用AD7656。引腳接高電平是指接 VDD(12V)、AVCC(5V)、DVCC(5V)還是Vdrive(3.3V)？還是對于不同的引腳不一樣？我看到的各種文獻中接法不同。
另外硬件模式
2023-12-21 07:46:08
1AD9220在時鐘高電平下是不是一直采樣但不轉(zhuǎn)換，到低電平的時候才進行轉(zhuǎn)換并輸出？
2AD9220是不是在上升沿啟動采樣保持，到下一個上升沿開始輸出（我注意到手冊標(biāo)注的輸出延遲是從上升沿開始
2023-12-21 06:39:57
你好，我用并口16，讀轉(zhuǎn)換數(shù)據(jù)，負電源VSS直接接到AGND上。rest 低電平后，給CONVST ABC 高電平開始轉(zhuǎn)換，但是BUSY一直無高電平信號。
2023-12-18 06:36:21
您好，
當(dāng)沒有數(shù)據(jù)輸入的時候，AD9780的 DCI數(shù)據(jù)時鐘輸入 管腳是否可以一直保持在高電平或者低電平？
謝謝！
2023-12-15 06:41:13
大家好，最近在調(diào)試AD7688這款A(yù)DC，現(xiàn)在遇到的問題是時鐘線一直都是高電平狀態(tài)，數(shù)據(jù)無法發(fā)送，請問有什么可能的原因造成的，謝謝？
2023-12-15 06:41:11
的高電平是否需要大于3.5V呢？芯片手冊上沒有寫明，如下：當(dāng)我使用DRVDD=3.3V時，如果我使用3.3V幅值的時鐘信號，不知道芯片能不能正常工作呢
2023-12-14 07:09:38
有誰知道為什么AD7712的DRDY引腳一直是高電平嗎？它不是一上電就一直工作即使沒有輸入，它的DRDY引腳應(yīng)該會周期性的變?yōu)榈?b class="flag-6" style="color: red">電平?。恳恢笔?b class="flag-6" style="color: red">高電平也就沒有數(shù)據(jù)輸出了。
2023-12-13 07:41:21
你好！我這一個流水線上的設(shè)備，使用AD7366-5采集數(shù)據(jù)，遇到BUSY信號一直高電平的問題，應(yīng)當(dāng)如何操作才能使AD7366-5恢復(fù)正常狀態(tài)。經(jīng)測試問題基本確定是電源出現(xiàn)波動導(dǎo)致，數(shù)據(jù)采集開始前
2023-12-07 07:39:14
在之前的文章中，我們討論了如何使用抖動來通過打破量化誤差和輸入信號之間的統(tǒng)計相關(guān)性來提高理想量化器的性能。
2023-11-29 17:12:33650 
邏輯電平是數(shù)字電子系統(tǒng)中的關(guān)鍵概念之一。它決定了信號被認(rèn)定為高電平還是低電平，并進一步影響著數(shù)字電路的正確操作。邏輯電平是用來表示數(shù)字信號狀態(tài)的電壓水平。在數(shù)字電子系統(tǒng)中，常用的邏輯電平有高電平
2023-11-24 08:20:201677 
現(xiàn)抖動問題，這影響了電機的運行效果和使用壽命。本文將詳細探討直流電機制動抖動的原因，并提出一些建議來減輕抖動問題。 2. 直流電機制動過程 直流電機的制動一般是通過改變電機的輸入電壓或電流來實現(xiàn)的。在制動開始時，電機的輸入
2023-11-23 10:54:09492 比較器都是電壓輸入吧，沒有電流輸入比較的吧？
比較器輸出高電平大小一般是多大？
2023-11-21 07:37:29
請問ADA4930 PD管腳信號是高電平使芯片工作還是低電平使芯片工作
2023-11-20 08:21:38
AD8468兩個輸入端都接地，輸出是高電平還是低電平
2023-11-15 06:11:57
怎么用51單片機實現(xiàn)測量矩形波的高電平時間和頻率，并用lcd1602顯示屏顯示出來？
（要是有代碼就更好了
2023-11-09 18:41:42
讀取某一個上拉電平信號，它可能輸出是低電平，可能是高電平，可能是方波，并且這個方波不知道頻率何占空比，那么如何來通過程序來判斷呢？高電平和低電平都好說，利用HAL庫讀取即可，如下
2023-11-07 08:00:52996 
1，區(qū)別當(dāng)討論電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)時，需要考慮觸發(fā)條件、操作持續(xù)時間和觸發(fā)時機等方面的詳細差異。以下是基本的原理：1.電平觸發(fā)（Level-Triggered）：-觸發(fā)條件：電平觸發(fā)
2023-10-31 08:00:523412 們之間存在著很大的區(qū)別。在此文章中，我們將深入探討電平信號和電壓信號之間的差異，并且討論不同電平信號如何進行“溝通”。 1. 電壓信號是電壓變化，電平信號是電平變化 首先要明確的是，電壓信號和電平信號都是屬于模擬信號。
2023-10-24 09:58:371429 我用一個無線模塊輸出一個高電平30ms，接在單片機的外部中斷0，但是單片機識別不出來是高電平，無線模塊信號是有輸出的，輸出的高電平可能連3.3都沒有，接了一個燈，還沒有直接接3.3v亮。是要接上拉電阻嗎？要怎么接？阻值選多大？方便畫圖示意一下嗎？
2023-10-24 07:30:23
51單片機不能識別紅外循跡模塊發(fā)出的的高電平怎么辦
2023-10-23 07:02:09
人體傳感器。默認(rèn)無人輸出低電平，檢測到人高電平，輸出直接連接單片機后，一直是高電平，無人的時候也無法拉低單片機IO。是為什么？傳感器電平輸出電流200UA，和這個有關(guān)系嗎。直連不行 加了三極管也不行，將紅外模塊的輸出與基極B相連，集電極連在單片機I/O口，發(fā)射極連在單片機GND這樣。請問是什么原因么
2023-10-23 06:24:22
相噪是與哪種類型的抖動相對應(yīng)？如何理解相位噪聲與時間抖動的關(guān)系？ 相位噪聲與時間抖動是兩個在信號處理領(lǐng)域中經(jīng)常涉及的概念。在討論相位噪聲時，我們常常聽到相位噪聲和時間抖動的聯(lián)系。因此，本文將探討相位
2023-10-20 15:08:11560 單片機IO默認(rèn)低電平，怎么上電后測量是高電平
2023-10-20 07:32:25
耐壓5V IO 在高電平驅(qū)動LED時弱亮說明耐壓5V I/O口在上電期間及NRST為low時，導(dǎo)致高電平驅(qū)動方式時的LED弱亮
2023-10-19 08:00:37
51單片機不能識別紅外循跡模塊發(fā)出的的高電平怎么辦
2023-10-18 06:09:20
NMOS不是高電平導(dǎo)通么？
2023-10-16 07:23:35
在設(shè)置了PWM輸出端口，還能手動設(shè)置高電平或者低電平嗎
2023-10-15 12:25:46
STM8怎么設(shè)置一組IO全部輸出高電平
2023-10-10 07:59:13
我的單片機原先是好的，但是過了一晚上回來發(fā)現(xiàn)單片機檢測不到高電平了，本來我以為是單片機壞了，但是換了芯片也出現(xiàn)同樣的狀況，請問各位遇到這種問題應(yīng)該怎么解決，我接觸單片機沒多久，經(jīng)驗不足，還請指導(dǎo)！謝謝！
2023-10-07 07:50:42
求大佬解答，stc15w408as單片機引腳上電復(fù)位瞬間默認(rèn)
高電平，可是加了下拉電阻，依然沒用，盡管程序第一時間拉低引腳，但是依然會有一段
高電平脈沖，請問怎么解決啊，求解惑?。?/div>
2023-09-25 08:02:09
。當(dāng)R和S都是邏輯高電平時，RS觸發(fā)器會進入禁止?fàn)顟B(tài)。而當(dāng)R為邏輯低電平，S為邏輯高電平時，輸出Q會被置為高電平（或邏輯“1”），輸出Q’會被置為低電平（或邏輯“0”）；反之，當(dāng)S為邏輯低電平，R為邏輯高電平時，Q會被置為低電平，Q‘會被置為高電平。
2023-09-21 15:44:051876 CML電路如圖1 所示，輸入部分為一射隨器，假設(shè)T3管為N端，T4管為P端，當(dāng)P大于N時即輸入為高電平，反之為低電平。由于輸入部分為射隨器，輸出端接收到高低電平的相位與輸入端一致，當(dāng)接收為高電平
2023-09-20 15:32:41510 
推挽輸出是低電平還是高電平? 推挽輸出器是一種常見的輸出方式。它由負和正三項組成，其中，負電平被連接到PNP晶體管，而正電平被連接到NPN晶體管。當(dāng)給定輸入信號時，晶體管被開啟或關(guān)閉，電流流過負極
2023-08-31 10:26:311541 ，還有可能造成嚴(yán)重的事故。 為了解決電機抖動大的問題，本文將從以下幾個方面展開討論。 1. 定位問題 首先，需要明確電機抖動大的具體原因。電機抖動大的原因很多，比如電機軸承的損壞、電機葉片的錯位、轉(zhuǎn)子和定子配合不良等，
2023-08-28 18:24:062928 當(dāng)LV連接器的TXI-1為3V3高電平信號(LV排針接3V3，HV排針接5V)時，Q1 mos管的柵極和源極之間的壓降為0V(TXI-1與LV排針之間的電壓)，此時Q1 mos管不導(dǎo)通，TXO-1被R3電阻拉高，輸出5V高電平。
2023-06-25 09:10:43569 
本抖動簡介介紹了各種抖動類型的定義，包括隨機抖動類型：高斯、周期間、相鄰周期;和確定性抖動類型：占空比失真、脈沖寬度失真、脈沖偏斜和數(shù)據(jù)相關(guān)（模式）抖動。應(yīng)用筆記還討論了各種抖動元件與系統(tǒng)誤碼率（BER）之間的關(guān)系。
2023-06-10 14:44:392077 
我在使用K312芯片測試Wakeup功能時，發(fā)現(xiàn)OutPut輸出的GPIO在進入待機后可以保持高電平輸出，但喚醒后會變?yōu)榈?b class="flag-6" style="color: red">電平。
下面是我的設(shè)置：
1. 使用DS工具在Power組件中
2023-06-09 06:59:11
發(fā)射端涉及到抖動的來源有：Thermal Noise(隨機抖動), Duty Cycle Distortion(占空比失真), Power Supply Noise(隨機抖動和周期性抖動), On chip coupling(周期性抖動)。
2023-05-31 16:43:28949 
高電平和低電平是數(shù)字電路中經(jīng)常會出現(xiàn)的專業(yè)名詞，它們所表面的意思就是電路上有和無，兩者之間沒有中間值，在不同的電路上，電壓的具體值也是各不相同的。如果用簡單的語言表達它們的意思就是開和關(guān)，平時
2023-05-26 10:17:3024030 
如果任何電話（帶有 SSID 和密碼）在 NodeMCU WiFi 接入點的范圍內(nèi)，是否可以觸發(fā) GPIO 引腳高電平？我現(xiàn)在正在使用節(jié)點來操作車道門，但我必須去瀏覽器按下按鈕才能打開大門。我的手機
2023-05-22 06:22:55
上拉的作用是將不確定的信號通過一個電阻嵌位在高電平！雖然在電路設(shè)計里經(jīng)常用，但原理上我還有點不明白，假設(shè)圖1，輸出端OUT輸出一個2V的電平，假設(shè)這個信號在高低電平之間是個不確定信號，加上上拉后，它
2023-05-15 10:59:25
我遇到了一個關(guān)于 TJA1021 本地喚醒的問題。在數(shù)據(jù)表中，TJA1021 由低電平喚醒。但是我發(fā)現(xiàn)它可以被高電平喚醒。
2023-05-09 06:18:22
在RT1011芯片上，我想復(fù)用配置GPIO_AD0作為普通的GPIO口輸出高電平或低電平。你能給我一個例子或一些參考文件嗎？
2023-05-05 06:56:06
請問如下圖的74LS系列門電路如何判斷輸出端是高電平還是低電平？
2023-04-28 14:40:55
方波控制無刷電機，上橋高低電平，下PWM波調(diào)速。在加大轉(zhuǎn)速，提高水泵負載時，上橋高電平期間會出現(xiàn)陡然下降情況，如圖所示，預(yù)驅(qū)IC總是被燒，請高手指教是硬件問題還是軟件問題（硬件已經(jīng)多次嘗試）
2023-04-26 14:10:10
通，拉低A點的電平，A點的電壓是1點幾V，當(dāng)LM324輸出高電平時，PNP截止，A點的電壓是4點幾伏，但為什么這個電路圖中，無論ui（輸入端）的電壓低于或高于4V，LM324一直輸出都是高電平？求各位高手指點指點。
2023-04-25 16:22:23
CMOS和TTL通過電阻接電源，要如何判斷接入高電平還是低電平？
2023-04-25 09:27:35
Proteus單片機仿真輸出無高電平是何原因？
2023-04-23 16:39:14
FPGA上電瞬間IO管腳輸出的高電平怎么消除呢？
2023-04-23 14:48:08
我正在使用 ESP32 RMT 外圍設(shè)備模擬 NFC，但是當(dāng)我嘗試莫爾斯電碼示例時，我測量了 RMT 引腳的電壓輸出，在高電平輸出狀態(tài)下僅顯示 370mV 左右，我預(yù)計 3.3V 作為高電平電平輸出
2023-04-13 07:52:13
高速串行鏈路的表征取決于SI工程師發(fā)現(xiàn)、理解和解決嚴(yán)重抖動問題的能力。在本討論中，我們假設(shè) PHY（物理層）或 SerDes（串行器-解串器）設(shè)備的時鐘和數(shù)據(jù)恢復(fù) （CDR） 模塊符合適用于該設(shè)備
2023-04-03 11:27:21995 
單片機的輸出信號電平可以是高電平（通常為Vcc電壓，即正電源電壓）或低電平（通常為GND電壓，即接地電壓），具體取決于單片機的設(shè)計以及輸出端口的連接方式。
2023-04-01 15:55:362380 如何使用emios的GPIO模式輸出S32K312芯片PTA24引腳的高電平或低電平
2023-03-31 06:40:06
我想將一個 GPIO 引腳（即 A17）設(shè)置為高電平和低電平。如果一個條件為真，我將 A17 設(shè)置為高，否則 A17 為低。我為 A17 配置了輸出方向的時鐘。我嘗試
2023-03-27 07:05:14
PP5在S9ZVL32MLC中是否可以輸出高電平？spec:VSSX need available,什么意思？
2023-03-23 06:25:20
已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論