ATE PCB 的快速轉向和高質量

“負載板”是幾年前半導體行業(yè)用于自動測試設備 (ATE) PCB的術語。然而，近年來，它們在半導體行業(yè)中被稱為“設備接口板 (DIB)”或“處理器接口板 (HIB)”。芯片制造商在訂購測試板時需要快速周轉和高質量評估他們新生產的和高度先進的產品，無論品牌如何。這超出了前幾代測試板的要求。
這是因為芯片現在的制造速度比幾年前要快得多。芯片制造商熱衷于盡快測試他們的產品，因為他們正在以更快的速度生產它們。制造時間框架過去是兩到三個月，但今天它們接近六到八周。芯片制造商要求盡快使用 ATE PCB 板來測試他們的新芯片，他們不希望價值數百萬美元的芯片閑置。
ATE PCB 供應商有兩到三個月的時間來交付這些測試板。然而，他們現在有六到八周的時間來完成芯片制造商所需的 ATE PCB。ATE PCB 供應商可能會通過包含其他服務來提高報價。例如，當 Naprotek 等電子制造服務 (EMS) 供應商除了提供 ATM 測試板之外，還提供晶圓測試和檢查、處理、切割和半導體封裝時，芯片制造商會獲得獎勵。
為了提供高質量的 ATE PCB（圖 1），需要設計知識和智能設計方法。

這包括對與這些大型電路板的設計相關的布局和布線有精細的接觸和精確的了解，以及了解與縮小球柵陣列 (BGA) 封裝、顯著減小 BGA 球之間的間距相關的所有細微差別，以及對與這些大型電路板的設計相關的布局和布線有精細的接觸和精確的了解。

圖 1：ATE PCB 可以有 30 到 50 層，遠超傳統印刷電路板。

質量和準確性

精心設計且準確的 ATE PCB 是各種設計方法、政策和程序的結果。例如，必須確保旁路電容器的放置和電壓限制的存在。
由于設計人員現在正在構建 30 到 50 層板，因此存在遠遠超出與標準多層板相連的其他板。高質量的 ATE 測試板是通過專注的設計程序創(chuàng)建的，并遵守嚴格的制造標準。
否則，測試板結果的準確性將受到影響。例如，失敗率高的一個可能不準確。當你這樣做時，你會扔掉體面的籌碼和很多錢。因此，這就是質量發(fā)揮作用的地方。

以下是經驗豐富的 ATE PCB 設計師為確保質量和準確性而采取的一些初步措施。首先，他們必須評估當今的 ATE PCB 中大量裝載 BGA 的事實。隨著這種設備封裝尺寸的不斷縮小，這種封裝技術已經變得充滿活力。不僅 BGA 在縮小，BGA 球之間的引腳間距也在縮小。

五年前，BGA 間距為 1.0 或 0.8 毫米 (mm)。今天，它在 0.25 到 0.3 毫米之間。引腳間距的顯著減小轉化為 PCB 布局期間具有挑戰(zhàn)性的設計約束。因此，更緊密的間距和更小的 BGA 是經驗豐富的 ATE PCB 設計人員必須考慮的一個方面。

還要考慮走線寬度變得更窄。兩到三年前，走線寬度是七到八密耳。今天，它們已經縮小到三到四密耳。

鑒于這些技術進步，ATE PCB 設計人員必須有足夠的經驗來確定正確的布局和布線。例如，設計人員正在使用 0.3mm 間距的 BGA。BGA 不能以非常寬的走線扇出的布線。相反，必須使用 3 到 4 mil 的走線。以前的技術是，當走線從 BGA 引出時，它們會以不同的寬度引出。走線出來后，設計師會增加寬度。

但以今天的 BGA 產生的 2.5 或 300 萬條跡線為例。設計人員無法將該跡線大幅增加到七或八密耳。結果將是相當大的信號損失或基于變化的寬度的速度或阻抗的變化。因此，精明的設計人員在進行布線和選擇差分對寬度或高速走線時需要考慮到這一點。

差分對需要特定的疊層。這些差分對是根據芯片制造商的要求設計的。制造 ATE 板時，制造車間需要確保差分對正確阻抗匹配，并且這些差分對的容差為 5%。

例如，如果差分對匹配 100 歐姆 (Ω) 阻抗，則設計人員允許 5% 的容差，這意味著容差將介于 95 和 105 Ω 之間。如果差分對未根據 ATE PCB 設計人員提供給制造商的阻抗正確匹配，則芯片測試結果將無法達到要求的準確度。

專注于 DUT

最重要的是，相當多的設計注意力集中在 ATE PCB 的被測設備或 DUT 區(qū)域，如圖 2所示。在確保設計的早期階段是正確的之后，設計師會仔細關注三個主要的設計考慮因素——高速走線、曲線布線和長度匹配。?

圖 2：相當多的設計注意力集中在 ATE PCB 的 DUT 區(qū)域。

芯片制造商為高速跡線提供數據。這通常在原理圖或規(guī)格表中。它包括設計中的高速走線數量，并指定串行/解串器 (SerDes)、環(huán)回和帶電容器的 SerDes。如圖 3所示，環(huán)回走線往返于 DUT 的引腳，通常是 BGA 封裝。這些走線通常彼此靠近布線，并且長度大致相等，以使它們發(fā)揮最佳功能。

圖 3：環(huán)回走線往返于 DUT 的引腳，通常是 BGA 封裝。

圖 4顯示了 SerDes 路由。對于高速 SerDes 走線，過孔圖案放置在靠近插座的位置，以便走線從 BGA 到過孔，然后再從過孔到 BGA 引腳。高速信號從BGA管腳傳輸到via pattern，然后再從via pattern到不同的BGA管腳，分別進行信號的傳輸和接收。? ?

圖 4：對于高速 SerDes 走線，過孔圖案放置在靠近插座的位置，以便走線從 BGA 到過孔，然后再從過孔到 BGA 引腳

第三種高速走線涉及使用電容器布線 SerDes。走線在兩個電容器的兩個引腳上終止。然后，跡線再次路由回 BGA 引腳。

較小值和較小的電容器放置在 BGA 上，因為它們具有更快的響應時間。它們被放置在頂部并靠近 BGA 引腳，使它們能夠非?？焖俚貑铀鼈兊墓δ?。傳統上，將 0201 電容器放置在靠近插座引腳并放置在插座引腳上時，可以使信號傳輸保持高速。

大會時

質量和精度隨后會隨著設計進入 PCB 組裝車間。?一些領先的 EMS 供應商為芯片制造商提供所謂的以質量為目的的工廠。例如，Naprotek 在其裝配線上在整個 ATE 測試板流程中具有幾個不同的質量和檢查階段。所有的 PCB，包括 ATE 測試板，都是按照最高的 IPC Class 3 質量標準組裝和制造的。?

對于編號為 10 或以下的少量電路板，整個過程中的檢查階段包括焊膏檢查、首件質量控制 (FA QC) 和表面貼裝質量控制 (SMT QC)。第一篇是指最初生產的板，也稱為“金板”。?

第一步是在板上印刷焊膏并進行焊膏檢查以確保焊料沉積足夠。然后，一旦將元件放置在未回流焊的板上，它就會經歷 FACC，它會檢查元件的極性和值。第三，一旦FFCC通過，板子就會進行回流。完成后，第一個文章板將進行 SMT QC。此時，進行 100% 的目視檢查以確定焊點質量并檢查缺陷。

對于超過 10 塊的高數量板，例如 15 或 20 塊，質量和檢驗階段實際上與少量測試板相同。但是，在 SMT QC 之后還包括另一個檢查階段。這稱為自動光學檢測或 AOI。在這個階段，生成了一個 AOI 程序。然后，根據該 AOI 程序檢查所有從 SMT 出來的電路板。當電路板從 SMT 轉移到 THT（通孔技術）時，所有電路板都經過 TH 加載和選擇性焊接。一旦所有的 THT 組件都焊接好后，就會對 TH 組件進行 X 射線檢測，以確定桶填充和空洞百分比。配置文件規(guī)范在每個流程步驟都進行了調整，以在板上獲得最佳結果。

及時向外看

正如我們在這里所說，支持高質量和高精度 ATE PCB 的技術正在迅速發(fā)展。鑒于 BGA 封裝繼續(xù)變得更小，有一個時間點，可能需要兩到三年，屆時將需要引入微電子設計和組裝，以創(chuàng)建混合 SMT 和基于微電子的測試板。芯片制造商對倒裝芯片和多層引線鍵合等技術并不陌生，這些技術在微電子組裝中變得越來越普遍。因此，被指派執(zhí)行測試職責的半導體工程管理人員需要與其 ATE PCB 供應商合作，以充分了解他們如何在未來的芯片測試板上取得成功。??

審核編輯 黃昊宇