探秘Agilex FPGA，看懂英特爾的技術(shù)創(chuàng)新力

兩個(gè)月前，也就是曾經(jīng)的FPGA巨頭Altera被英特爾收購(gòu)的4年之后，英特爾推出了“全面借助自身能力”開(kāi)發(fā)的新一代FPGA產(chǎn)品——Agilex。與此前Altera推出的Stratix、Arria、Cyclone、Max等產(chǎn)品系列完全不同，Agilex是一個(gè)全新的FPGA系列，“體現(xiàn)了你能想象到的所有與Intel相關(guān)的技術(shù)資源”，被英特爾寄予了更多的期待。

這里所提到的“相關(guān)技術(shù)資源”，基本上等同于英特爾在2018年底“架構(gòu)日”上所提出的制程和封裝、架構(gòu)、內(nèi)存和存儲(chǔ)、互連、安全、軟件這“六大技術(shù)支柱”。盡管當(dāng)時(shí)英特爾官方表示將會(huì)盡快把六大技術(shù)支柱運(yùn)用于自己的整個(gè)工程部門(mén)，落實(shí)在已經(jīng)或即將推出的產(chǎn)品與技術(shù)規(guī)劃中。但只用了不到半年的時(shí)間，Agilex FPGA就成為“六大技術(shù)支柱”落地的最佳載體，英特爾強(qiáng)大的系統(tǒng)研發(fā)和整合能力可見(jiàn)一斑。

窺一斑而知全豹

Agilex是Agile(敏捷)和Flexible(靈活)兩個(gè)詞語(yǔ)的結(jié)合體，而這兩個(gè)特點(diǎn)也正是現(xiàn)代FPGA技術(shù)最為核心的兩大要點(diǎn)。英特爾在2015年時(shí)就承諾說(shuō)未來(lái)會(huì)根據(jù)不同的客戶需求提供不同點(diǎn)5的異構(gòu)架構(gòu)，包括：分立的CPU+FPGA、封裝集成的CPU+FPGA、以及將Intel CPU/FPGA/ARM三者進(jìn)行管芯集成的FPGA。

理由是顯而易見(jiàn)的。通過(guò)集成，不但能夠降低延時(shí)，提高效能和性能/瓦，更可以統(tǒng)一處理器和FPGA之間的工具流程，為不同的性能需求提供更廣泛的體系結(jié)構(gòu)支持。4年之后，Agilex FPGA通過(guò)異構(gòu)架構(gòu)，實(shí)現(xiàn)了對(duì)不同制程工藝、不同邏輯單元之間的集成，在靈活性和定制化方面實(shí)現(xiàn)了突破。

根據(jù)英特爾2月份的基準(zhǔn)測(cè)試，Agilex在最大時(shí)鐘速率(Fmax)上比Stratix 10提高了40%，而總能耗降低高達(dá)40%。此外，Agilex還具有高達(dá)40 TFLOP的DSP性能(FP16配置)和92 TOP DSP性能(INT8配置)。

坦率的說(shuō)，僅憑異構(gòu)架構(gòu)這一點(diǎn)，Agilex FPGA其實(shí)是無(wú)法實(shí)現(xiàn)上述性能指標(biāo)的，那么，Agilex FPGA中還隱藏著哪些不為人知的“黑科技”呢？

．10納米工藝和高級(jí)3D封裝

對(duì)于英特爾這樣擁有“端到端”解決方案的半導(dǎo)體巨頭來(lái)說(shuō)，擁有先進(jìn)的半導(dǎo)體制程技術(shù)和封裝技術(shù)，是構(gòu)建領(lǐng)先產(chǎn)品的基礎(chǔ)與關(guān)鍵。在架構(gòu)日以及隨后的CES 2019展上，英特爾相繼展示了覆蓋云到端的10納米產(chǎn)品，包括“Ice Lake”P(pán)C 處理器、“Lakefield”客戶端平臺(tái)、“Snow Ridge”網(wǎng)絡(luò)系統(tǒng)芯片、“Ice Lake”英特爾至強(qiáng)可擴(kuò)展處理器，以及被外界視為繼2018年推出的嵌入式多芯片互連橋接(EMIB)封裝技術(shù)之后，又一個(gè)具備“里程碑”意義的創(chuàng)新突破——“Foveros”3D封裝技術(shù)。

為了確保性能的一致性，Agilex FPGA器件核心的FPGA邏輯結(jié)構(gòu)芯片同樣采用了英特爾10納米芯片制程技術(shù)構(gòu)建，這也是目前世界上最先進(jìn)的FinFET制程技術(shù)之一。同時(shí)，Agilex還融合了英特爾專有嵌入式多芯片互連橋接（EMIB）集成的 3D 異構(gòu)系統(tǒng)級(jí)封裝（SiP）技術(shù)，它提供了一種高性能、低成本的方法，有助于將Chiplets和FPGA邏輯結(jié)構(gòu)芯片集成至相同的封裝中。

．第二代英特爾HyperFlex架構(gòu)和Chiplets架構(gòu)

Agilex FPGA的邏輯結(jié)構(gòu)芯片采用了第二代英特爾HyperFlex架構(gòu)，除了與第一代架構(gòu)一樣，在整個(gè)核心結(jié)構(gòu)中都使用額外的寄存器Hyper-Registers外，二代架構(gòu)還提升了整體結(jié)構(gòu)性能，同時(shí)最大限度地降低了功耗，其中最顯著的一項(xiàng)改進(jìn)是在超級(jí)寄存器中添加了高速旁路。

而Chiplets是一種物理IP模塊，可通過(guò)封裝級(jí)集成方法和標(biāo)準(zhǔn)化接口集成其他Chiplets。借助Chiplets這種混合搭配模式，收發(fā)器數(shù)量不再受通道數(shù)量的限制。設(shè)計(jì)人員要想增加或減少收發(fā)器通道數(shù)量，只需添加所需的收發(fā)器Chiplets即可，無(wú)需重新布局芯片以集成不同數(shù)量的通道。僅此一項(xiàng)，英特爾就將單個(gè)收發(fā)器通道的速度從58Gbps提升到112Gbps。

．高性能處理器接口

在數(shù)據(jù)中心里作為CPU的硬件加速器，用來(lái)加速深度學(xué)習(xí)的模型訓(xùn)練、金融計(jì)算、網(wǎng)絡(luò)功能卸載等各類應(yīng)用，是當(dāng)前FPGA的一個(gè)主要應(yīng)用場(chǎng)景。但該領(lǐng)域亟待解決的核心問(wèn)題之一，就是緩存一致性。換句話說(shuō)，就是必須要明確CPU與硬件加速器之間的內(nèi)存互聯(lián)協(xié)議。

今年3月，英特爾宣布聯(lián)合微軟、阿里、思科、戴爾EMC、Facebook、谷歌、惠普企業(yè)HPE和華為等公司，共同推出一個(gè)全新的互聯(lián)標(biāo)準(zhǔn)，取名為Compute Express Link(CXL)，應(yīng)用目標(biāo)鎖定互聯(lián)網(wǎng)數(shù)據(jù)中心、通信基礎(chǔ)設(shè)施、云計(jì)算與云服務(wù)等領(lǐng)域，而這也正是FPGA大顯身手的重要平臺(tái)。

為了確保高性能在線處理和處理器負(fù)載加速，英特爾Agilex FPGA支持最新一代高性能處理器接口，包括PCIe Gen 5和CXL，并將成為首款采用Xeon可擴(kuò)展處理器的一致的高速緩存和內(nèi)存互聯(lián)結(jié)構(gòu)的FPGA。

．先進(jìn)的內(nèi)存層級(jí)結(jié)構(gòu)

Agilex FPGA 支持各個(gè)層級(jí)的內(nèi)存資源，包括通過(guò)專用接口提供的嵌入式內(nèi)存資源、封裝內(nèi)內(nèi)存和片外內(nèi)存。該層級(jí)結(jié)構(gòu)的第一層是嵌入式片上內(nèi)存，包括MLAB、塊RAM和eSRAM，每種內(nèi)存均可提供不同的容量，以滿足不同的處理需求。此外，英特爾在設(shè)計(jì)中還使用SIP技術(shù)將高帶寬內(nèi)存(HBM)直接集成至Agilex FPGA器件中，有助于縮減電路板尺寸和成本，簡(jiǎn)化與降低電源需求。

另一個(gè)值得關(guān)注的重點(diǎn)是Agilex平臺(tái)還集成了eASIC技術(shù)。這種集成eASIC芯片定制技術(shù)能夠?qū)崿F(xiàn)從FPGA到結(jié)構(gòu)化ASIC的遷移。換句話說(shuō)，用戶可以利用eASIC自身具備的可復(fù)用 IP 的自定義邏輯連續(xù)體，在整個(gè)產(chǎn)品生命周期內(nèi)進(jìn)行靈活優(yōu)化，快速?gòu)腇PGA轉(zhuǎn)移到ASIC。

．軟件

全新硬件架構(gòu)每一個(gè)數(shù)量級(jí)的性能提升，軟件能相應(yīng)帶來(lái)兩個(gè)數(shù)量級(jí)的性能提升。在新一代Agilex FPGA上，配套支持軟件Quartus Prime可縮短硬件開(kāi)發(fā)者30%的編譯時(shí)間，內(nèi)存利用率也提高了15%。同時(shí)，新一代的Agilex FPGA也納入到One API的架構(gòu)當(dāng)中。

即將于今年第四季度推出的“OneAPI”軟件編程框架，，為軟件開(kāi)發(fā)者提供了單一源的異構(gòu)編程環(huán)境，支持常見(jiàn)的性能庫(kù)API、Intel VTune和Advisor等軟件開(kāi)發(fā)工具，能夠?qū)④浖ヅ涞侥茏畲蟪潭燃铀佘浖a的硬件上，用以簡(jiǎn)化包括FPGA、CPU、GPU、人工智能和其它加速器在內(nèi)的各種計(jì)算引擎的編程接口，降低各種架構(gòu)和工作負(fù)載下的開(kāi)發(fā)復(fù)雜性，加速六大技術(shù)支柱的大規(guī)模部署。

迎接多元化計(jì)算時(shí)代

讓我們先暫時(shí)跳出FPGA這個(gè)小圈子，來(lái)看看為什么英特爾要提出“六大技術(shù)支柱”？

有人說(shuō)這“六大技術(shù)支柱”是英特爾為抵御NVIDIA、AMD和賽靈思等公司而筑起的堅(jiān)固城防，也有人不惜溢美之詞，將其稱之為英特爾引領(lǐng)未來(lái)計(jì)算發(fā)展的“創(chuàng)新矩陣”。但其實(shí)無(wú)論叫法如何，在英特爾看來(lái)，這六大技術(shù)支柱之間是相互關(guān)聯(lián)、緊密耦合的，既能夠帶來(lái)指數(shù)級(jí)的創(chuàng)新，也是英特爾未來(lái)十年甚至未來(lái)五十年的主要驅(qū)動(dòng)力。

從英特爾發(fā)布的數(shù)據(jù)來(lái)看，其10nm工藝下的晶體管密度達(dá)到了100.8Mtr/mm2，大約是上一代的14nm工藝的2.7倍。也就是說(shuō)在2015-2018這3年左右的時(shí)間內(nèi)，英特爾實(shí)現(xiàn)了晶體管密度2.7倍的增長(zhǎng)。同時(shí)，英特爾還正在積極研究如納米線晶體管、III-V材料(如砷化鎵和磷化銦)晶體管、硅晶片3D堆疊、高密度內(nèi)存與互聯(lián)、紫外光(EUV)光刻技術(shù)、自旋電子、神經(jīng)元計(jì)算等前沿項(xiàng)目。

發(fā)展半導(dǎo)體精尖制造技術(shù)和平臺(tái)，生產(chǎn)世界上最好的芯片，持續(xù)推動(dòng)制程和封裝工藝技術(shù)創(chuàng)新，當(dāng)然是英特爾的使命，但還不是全部。

我們現(xiàn)在正逐漸轉(zhuǎn)向以數(shù)據(jù)為中心的時(shí)代。預(yù)期到2020年，普通用戶每天產(chǎn)生的數(shù)據(jù)量為1.5GB，智慧醫(yī)院每天3TB，自動(dòng)駕駛每天達(dá)4TB，而聯(lián)網(wǎng)飛機(jī)和智慧工廠每天分別達(dá)到了40TB和1PB！

這意味著伴隨著數(shù)據(jù)量的爆炸式增長(zhǎng)，數(shù)據(jù)類型也發(fā)生革命性變化，人工智能、5G、自動(dòng)駕駛、云計(jì)算、物聯(lián)網(wǎng)等新興應(yīng)用帶來(lái)了更加多元化的計(jì)算需求。例如在嵌入式應(yīng)用領(lǐng)域和邊緣設(shè)備端，用戶的需求是能夠?qū)崟r(shí)抽取包括圖像、視頻和視覺(jué)信息在內(nèi)的數(shù)據(jù)；在通信基礎(chǔ)設(shè)施端，用戶需要高帶寬融合處理能力；在云端，相關(guān)企業(yè)的需求則是能夠高效的管理、組織和處理激增的數(shù)據(jù)。

也就是說(shuō)，當(dāng)我們從更高的維度來(lái)看數(shù)據(jù)架構(gòu)時(shí)，就會(huì)明顯的意識(shí)到，在這個(gè)海量數(shù)據(jù)推動(dòng)計(jì)算架構(gòu)快速演進(jìn)并呈指數(shù)級(jí)擴(kuò)展的時(shí)代，沒(méi)有一種單一的技術(shù)可以全面滿足消費(fèi)者或企業(yè)客戶對(duì)未來(lái)的計(jì)算需求，不可能只通過(guò)直接的標(biāo)量架構(gòu)就能解決所有應(yīng)用，他們需要的是在多樣化的層級(jí)結(jié)構(gòu)中連接多樣化的架構(gòu)，比如分別應(yīng)用于CPU、GPU、AI和FPGA產(chǎn)品中的標(biāo)量(Scalar)、矢量(Vector)、矩陣(Matrix)和空間(Spatial)架構(gòu)。

同時(shí)，隨著從高度動(dòng)態(tài)、非結(jié)構(gòu)化自然數(shù)據(jù)中進(jìn)行收集、分析和決策的需求越來(lái)越高，對(duì)計(jì)算的需求也超越了經(jīng)典的CPU和GPU架構(gòu)。雖然領(lǐng)先的制程和CPU仍然至關(guān)重要，但要想充分把握數(shù)據(jù)爆發(fā)帶來(lái)的機(jī)遇，還需要在包括制程和封裝、架構(gòu)、內(nèi)存和存儲(chǔ)、互連、安全、軟件在內(nèi)的一系列基礎(chǔ)構(gòu)建模塊上極速創(chuàng)新。那種不去研究數(shù)據(jù)的產(chǎn)生、類別、以及所需要的處理能力，是不行的。這和以前的通用數(shù)據(jù)處理不一樣，只單純強(qiáng)調(diào)某一種處理器算力的做法是行不通的。

英特爾希望能通過(guò)六大技術(shù)支柱引領(lǐng)“超異構(gòu)計(jì)算”時(shí)代。即通過(guò)提供多樣化的標(biāo)量、矢量、矩陣和空間計(jì)算架構(gòu)組合，以先進(jìn)制程技術(shù)進(jìn)行設(shè)計(jì)，由顛覆性內(nèi)存層次結(jié)構(gòu)提供支持，通過(guò)先進(jìn)封裝集成到系統(tǒng)中，使用光速互連進(jìn)行超大規(guī)模部署，提供統(tǒng)一的軟件開(kāi)發(fā)接口以及安全功能。

以英特爾在CES 2019上展示的下一代CPU微架構(gòu)Sunny Cove為例，它包含了可加速人工智能和加密等專用計(jì)算任務(wù)的新功能，旨在提高通用計(jì)算任務(wù)下每時(shí)鐘計(jì)算性能和降低功耗。在即將量產(chǎn)的10納米PC處理器Ice Lake中，就高度整合了Sunny Cove微架構(gòu)、AI使用加速指令集以及英特爾第11代核心顯卡。

為什么要把制程封裝和架構(gòu)設(shè)計(jì)組合在一起？因?yàn)橥ㄟ^(guò)超異構(gòu)計(jì)算，英特爾可以集成不同架構(gòu)、不同制程、3D封裝、互連和OneAPI等技術(shù)，確?？梢宰钣行У貙?shí)現(xiàn)產(chǎn)品多樣性，提升產(chǎn)品穩(wěn)定度，快速滿足客戶定制化和市場(chǎng)化的需求。

在向數(shù)據(jù)公司轉(zhuǎn)型的過(guò)程中，英特爾將自身定義為端到端方案提供商，即產(chǎn)品線覆蓋云端、網(wǎng)絡(luò)傳輸端和終端。其中，核心來(lái)自云端的大規(guī)模數(shù)據(jù)處理，而布局端到端則可以讓英特爾掌握“數(shù)據(jù)什么時(shí)候來(lái)、是什么樣的數(shù)據(jù)、需要怎么來(lái)處理”。

為了增進(jìn)處理新數(shù)據(jù)的能力，加快技術(shù)發(fā)展的步伐，并推動(dòng)PC和服務(wù)器以外的計(jì)算，英特爾過(guò)去六年來(lái)不但一直在研究能夠加快經(jīng)典計(jì)算平臺(tái)的專用架構(gòu)，還同時(shí)加大了對(duì)人工智能(AI)和神經(jīng)擬態(tài)計(jì)算的投資和研發(fā)。完成了制造和封裝的首款自主學(xué)習(xí)神經(jīng)擬態(tài)測(cè)試芯片Loihi、已交付的49量子位超導(dǎo)量子測(cè)試芯片、在300毫米晶圓制程上發(fā)明的自旋量子位制造流程等，均被業(yè)界視作英特爾對(duì)未來(lái)計(jì)算的提前布局，旨在顛覆未來(lái)計(jì)算格局。

隨著人工智能、物聯(lián)網(wǎng)、傳感器等技術(shù)的融合應(yīng)用及進(jìn)一步發(fā)展，越來(lái)越多無(wú)人干預(yù)的機(jī)器設(shè)備和應(yīng)用場(chǎng)景成為可能，“自能(Autonomous)”也正取代“智能”，成為帶動(dòng)新一輪創(chuàng)新發(fā)展的新趨勢(shì)。在這樣的時(shí)代大背景下，英特爾戰(zhàn)略性地跳出了單純比拼工藝和算力的低層次競(jìng)爭(zhēng)格局，站在更高的起點(diǎn)上，通過(guò)構(gòu)建全新的六大技術(shù)創(chuàng)新組合，將CPU、GPU、FPGA、AI加速器、通信系統(tǒng)、高速存儲(chǔ)等部分有機(jī)的結(jié)合到一起，重新定義了產(chǎn)品開(kāi)發(fā)設(shè)計(jì)的模式，Agilex FPGA就是最佳印證之一。我們也期待看到更多基于六大技術(shù)支柱打造的產(chǎn)品上市，引領(lǐng)產(chǎn)業(yè)更好地解決多元化計(jì)算需求的挑戰(zhàn)。