引言
MAX8660/MAX8661是高度集成的電源管理IC (PMIC)。高效率、小尺寸使得這些器件可理想用于智能電話、PDA以及便攜式媒體播放器等電池供電產(chǎn)品。良好的印刷電路板(PCB)布局是實(shí)現(xiàn)MAX8660/MAX8661的最佳性能的必要條件。MAX8660評(píng)估板(EVKIT)提供了一個(gè)可優(yōu)化器件性能的布局實(shí)例。針對(duì)無法使用該布局的應(yīng)用,本應(yīng)用筆記提供了在基于MAX8660的設(shè)計(jì)中需要注意的事項(xiàng)和設(shè)計(jì)技巧,以保證實(shí)現(xiàn)最佳性能。
MAX8660EVKIT
MAX8660EVKIT提供一種PCB布局實(shí)例,具有以下特征:- 四層板
- 1盎司鍍銅
- 所有器件均在PCB的一層
- 第1層和第2層之間采用了5mil過孔,傳輸數(shù)字信號(hào)
- 降壓型開關(guān)調(diào)節(jié)器的所有動(dòng)態(tài)開關(guān)電流均分布在頂層,無動(dòng)態(tài)開關(guān)電流流經(jīng)過孔。
- 很多設(shè)計(jì)采用8至12層PCB。這通常會(huì)把PMIC等大噪聲器件放在PCB的一側(cè),而GPS接收器等敏感器件放在另一側(cè)。由于電路板的中間層為地,可以有效地隔離兩側(cè)。MAX8660EVKIT設(shè)計(jì)為單側(cè),所以能方便地移植到這些應(yīng)用中。
- 對(duì)于實(shí)驗(yàn)室評(píng)估,所有器件位于一側(cè)可便于測(cè)量。
- 另外,所有器件位于一側(cè)允許電路板平放在工作臺(tái)上,便于實(shí)驗(yàn)室評(píng)估。
Maxim建議MAX8660/MAX8661用戶盡可能按照MAX8660EVKIT進(jìn)行布局布線。為方便用戶,我們提供了MAX8660EVKIT布局的Gerber文件。1對(duì)于無法采用MAX8660EVKIT布局的PCB設(shè)計(jì),本應(yīng)用筆記提供了實(shí)現(xiàn)可靠布局的詳盡步驟。
本應(yīng)用筆記的支持文檔
- MAX8660數(shù)據(jù)資料
- MAX8660EVKIT數(shù)據(jù)資料
- MAX8660EVKIT Gerber文件
- 電路板機(jī)械說明(附錄)
MAX8660/MAX8661 PCB布局順序
本段使用的參考設(shè)計(jì)指南與EVKIT數(shù)據(jù)資料的電路圖一致(請(qǐng)參考MAX8660EVKIT數(shù)據(jù)資料的圖4)。建議參考EVKIT數(shù)據(jù)資料的布局(EVKIT數(shù)據(jù)資料的圖5、6、7、8和9),并遵循以下建議:該流程的要素按重要性高低排列,最先條目最為重要。
- 降壓型穩(wěn)壓器輸入旁路電容
- 在PV3(28)和PG3(26)間,盡可能靠近IC放置C12。
- 在PV1(36)和PG1(34)間,盡可能靠近IC放置C11。
- 在PV2(14)和PG2(16)間,盡可能靠近IC放置C15。
- 在PV4(3)和PG4(5)間,盡可能靠近IC放置C18。
- 降壓型穩(wěn)壓器的輸入旁路電容是最重要的器件,因?yàn)樗鼈償y帶高速變化(di/dt)的不連續(xù)電流。使降壓型穩(wěn)壓器的輸入旁路電容與PVx和PGx間的電感最小化非常必要。將輸入電容安裝在MAX8660/MAX8661 IC的同一側(cè),以使電感最小。將輸入電容安裝在與MAX8660 IC相對(duì)的PCB另一側(cè)并不理想,因?yàn)檫B接PCB兩側(cè)所必需的過孔增加了該重要通路的電感。
- MAX8660/MAX8661在IC封裝的每一邊提供一個(gè)降壓型轉(zhuǎn)換器,從而使降壓型穩(wěn)壓器的輸入電容能靠近其PVx和PGx引腳放置。
- 各降壓型穩(wěn)壓器的引腳按PVx、LXx和PGx順序排列,這樣PVx和PGx相隔一個(gè)引腳。引腳排列與封裝的引腳間隔可理想使用0603尺寸的輸入電容。
- 使用多個(gè)過孔將各輸入電容的地端連接至內(nèi)部地層,多個(gè)過孔可減小電阻和電感。
- 使用多個(gè)過孔將各輸入電容的正端連接至內(nèi)部電源層,多個(gè)過孔可減小電阻和電感。
- IC電源輸入、斜率設(shè)置電阻和低電池電壓比較器
- 降壓型轉(zhuǎn)換器輸出電容
- 放置C3、C4和C5時(shí),使其地端盡量靠近PG3(26)。
- 放置C1和C2時(shí),使其地端盡量靠近PG1(34)。
- 放置C6和C7時(shí),使其地端盡量靠近PG2(16)。
- 放置C8和C9時(shí),使其地端盡量靠近PG4(5)。
- 使用粗線/平面將電容地端連接至對(duì)應(yīng)的電源地引腳(PGx)。連接至PGx時(shí),使用盡可能寬的走線。
- 通過多個(gè)過孔將各覆銅連接至內(nèi)部地層。
- 降壓型穩(wěn)壓器電感
- 在LX3(27)和輸出電容C3、C4、C5之間放置L3。
- 在LX1(35)和輸出電容C1、C2之間放置L1。
- 在LX2(15)和輸出電容C6、C7之間放置L2。
- 在LX4(4)和輸出電容C8、C9之間放置L4。
- 使用寬的走線將電感連接至對(duì)應(yīng)的LX節(jié)點(diǎn)(LXx)。走線需要足夠?qū)挘猿休d轉(zhuǎn)換器的輸出電流。
- 使LXx節(jié)點(diǎn)的面積最小。這些節(jié)點(diǎn)需要足夠?qū)?,以承載電流;然而,由于這些節(jié)點(diǎn)在PVx和PGx之間快速切換,會(huì)形成噪聲源,它們應(yīng)該盡可能短,以減小總輻射面積。
- 使LXx節(jié)點(diǎn)的寄生電容最小。寄生電容將會(huì)降低效率。
- 使圖1和下文所述電流通路的電氣長(zhǎng)度和環(huán)路面積最小。使這些通路的電氣長(zhǎng)度最小可降低寄生電阻;使環(huán)路面積最小可減小輻射噪聲。
- 輸入電容的正端 → 進(jìn)入PVx → 從LXx → 輸出通過電感 → 通過輸出電容 → 回到輸入電容的地端。
- 從LX → 通過電感 → 通過 輸出電容 → 至電源地引腳(PGx)。
- 注意,電感在磁場(chǎng)中存儲(chǔ)能量。該磁場(chǎng)可能會(huì)干擾放置在電感附近的敏感電路。為了將磁通量鉗制在電感范圍內(nèi),很多電感都進(jìn)行了屏蔽。屏蔽電感通常較好,不會(huì)出現(xiàn)噪聲相關(guān)的應(yīng)用問題。如果使用非屏蔽電感,需要非常小心以確保磁通不會(huì)干擾敏感電路。
使用屏蔽電感時(shí),請(qǐng)花點(diǎn)時(shí)間研究一下電感的構(gòu)造。很多屏蔽電感在線圈進(jìn)/出骨架連接至電感引線端一側(cè)的屏蔽罩上帶有缺口。有缺口的一側(cè)磁場(chǎng)輻射要強(qiáng)很多。最好調(diào)整電感的方向,使電感的任何屏蔽缺口背向敏感電路。MAX8660EVKIT上使用的屏蔽電感在屏蔽罩上有一個(gè)小缺口,在EVKIT的絲網(wǎng)印刷上,該缺口面向支架"["。這可確保強(qiáng)磁場(chǎng)遠(yuǎn)離敏感的輸出檢測(cè)線。
圖1. 降壓型轉(zhuǎn)換器的電流環(huán)路
- 降壓型轉(zhuǎn)換器輸出檢測(cè)線
- 將V3(30)連接至輸出電容C3、C4和C5的正端。
- 將V1(36)連接至輸出電容C1和C2的正端。
- 將V2(10)連接至輸出電容C6和C7的正端。
- 將V4(40)連接至輸出電容C8和C9正端。
- 在動(dòng)態(tài)電流較小的位置將各檢測(cè)線連接至對(duì)應(yīng)的輸出電容—參考MAX8660EVKIT實(shí)例。
- 各檢測(cè)線布線應(yīng)遠(yuǎn)離LX節(jié)點(diǎn)的電感等噪聲源。請(qǐng)參考上文步驟D中關(guān)于電感方向的注意事項(xiàng)。
- LDO輸入和輸出電容
- LDO輸入/輸出電容的位置沒有上文所述的元件重要。
- 采用MAX8660EVKIT所給出的方法,將LDO電容放置在IC周圍的空閑位置:
- LDO5
- IN5, V5
- LDO8
- IN8, V8
- LDO6/7
- IN67, V6, V7
- 數(shù)字I/O
- 裸焊盤
結(jié)論
依照上述布局步驟并參考MAX8660EVKIT數(shù)據(jù)資料,能夠獲得經(jīng)過驗(yàn)證、設(shè)計(jì)可靠的MAX8660布局方案。附錄
電路板機(jī)械說明
MAX8660評(píng)估板REV-B
Material | RoHS-compliant FR-4 laminate material compatible with lead-free soldering processes |
Size (in x in) | 3.200 x 3.000 |
Thickness (in) | 0.062 |
Layers | 4 |
Solder Mask | Green LPI SMOBC |
Legends | White (clipped all legends from exposed metal) |
Copper Clad (oz) | 1 |
制造商商標(biāo)和日期碼:只允許在底層標(biāo)注。
Plating | Must be lead free and RoHS compliant |
Finish | Vendor should use the most economical lead-free and RoHS-compliant process available or as specified in PO. Approved Finish: HASL Lead-free solder Immersion tin Immersion gold |
Thru Holes (in, min) | 0.001 |
Quality | Manufactured in accordance with IPC-A-600 |
Number of Surface Mount Pads: | 128 | |
Number of Thru Holes (drl14): | 183 | |
Number of Blind Vias: | ||
? | Layer 1 to Layer 2 (drl12): | 17 |
Number of Microvias: | 17 | |
? | Microvia Hole Size (in): | 0.005 |
> Tolerances
Parameter | Tolerance (in) |
Board Dimensions | ±0.010 |
Plated-Thru Holes | ±0.003 |
Pattern to Pattern | ±0.005 |
Solder Mask to Pattern | ±0.005 |
Legend to Legend | ±0.007 |
鉆孔表在鉆孔圖中給出。
File Names and Descriptions
File Name | Description |
art01.pho | Layer 1: Photo of Layer Copper |
art01.rep | Layer 1: Photo-Plotter Apertures Report |
art02.pho | Layer 2: Photo of Layer Copper |
art02.rep | Layer 2: Photo-Plotter Apertures Report |
art03.pho | Layer 3: Photo of Layer Copper |
art03.rep | Layer 3: Photo-Plotter Apertures Report |
art04.pho | Layer 4: Photo of Layer Copper |
art04.rep | Layer 4: Photo-Plotter Apertures Report |
dd0124.pho | Drill Drawing Photo |
dd0124.rep | Drill Drawing Report |
drl12.drl | Layer 1 to Layer 2 Drill File |
drl12.lst | Layer 1 to Layer 2 Drill Location Listing |
drl12.rep | Layer 1 to Layer 2 Drill Size Report |
drl14.drl | Layer 1 to Layer 4 Drill File |
drl14.lst | Layer 1 to Layer 4 Drill Location Listing |
drl14.rep | Layer 1 to Layer 4 Drill Size Report |
smb0428.pho | Bottom Solder-Mask Photo |
smb0428.rep | Bottom Solder-Mask Report |
smt0121.pho | Top Solder-Mask Photo |
smt0121.rep | Top Solder-Mask Report |
ssb0429.pho | Bottom Silk-Screen Photo |
ssb0429.rep | Bottom Silk-Screen Report |
sst0126.pho | Top Solder-Mask Photo |
sst0126.rep | Top Solder-Mask Report |
評(píng)論
查看更多