詳解賽靈思異構(gòu) 3D 技術(shù)

　　電子發(fā)燒友網(wǎng)：繼 Virtex-7 2000T 之后，賽靈思日前又推出一款 7 系列的高端器件 Virtex-7 H580T，這是全球首款異構(gòu) 3D FPGA，該技術(shù)是在堆疊硅片互聯(lián)(SSI)技術(shù)的基礎(chǔ)上，對(duì) FPGA 和 28Gbps收發(fā)器的整合方式進(jìn)行了創(chuàng)新。賽靈思亞太區(qū)市場及銷售副總裁楊飛表示，從處理器到數(shù)?；旌显俚?IP 資源的整合，賽靈思提供的已經(jīng)不僅僅是 FPGA 器件，而是 AllProgrammable的平臺(tái)。

　　從性能上看，Virtex-7 HT 系列是業(yè)界帶寬最高的 FPGA，最多可提供16個(gè)28Gbps 收發(fā)器和72個(gè)13Gbps 收發(fā)器，也是唯一能滿足關(guān)鍵 Nx100G 和400G 線路卡應(yīng)用功能要求的單芯片方案。首先供貨的 Virtex-7 H580T 擁有8個(gè)28Gbps 收發(fā)器,該器件結(jié)合了賽靈思先進(jìn)的100G 變速機(jī)制(gearbox)、以太網(wǎng) MAC、OTN 和 Interlaken IP，可為客戶提供不同的系統(tǒng)集成，從而滿足他們?cè)谙?CFP2光學(xué)模塊轉(zhuǎn)型時(shí)對(duì)密度、功耗和成本的要求。 那么，Virtex-7 H580T和 Virtex-7 2000T 究竟有哪些不同呢?楊飛表示，同樣是3D 工藝器件，Virtex-7 2000T 是將4片28nm FPGA 管芯堆疊，從而搭建出68億個(gè)晶體管200萬門規(guī)模的強(qiáng)大器件。在 Virtex-7 2000T 中，高速串行收發(fā)器與 FPGA 是同在一個(gè)28nm 的 die 上，而28Gbps 收發(fā)器在40nm 工藝上表現(xiàn)甚佳，所以目前最理想的做法是采用40nm 的28Gbps 收發(fā)器。Virtex-7 HT 器件就是將3片28nm FPGA 管芯(內(nèi)置72個(gè)13Gbps 收發(fā)器)和16個(gè)40nm 的28Gbps 收發(fā)器(共2片，每片8個(gè)置于 FPGA 管芯陣列的兩側(cè))進(jìn)行堆疊互聯(lián)。從性能上看，Virtex-7 2000T 擁有最高的邏輯資源(適用于原型驗(yàn)證、ASIC 替代和一些前沿應(yīng)用的算法實(shí)現(xiàn)等)，Virtex-7 H580T 則在收發(fā)器數(shù)量和帶寬上具有更高的表現(xiàn)，這也與其產(chǎn)品定位有很大關(guān)系。

　　賽靈思全球高級(jí)副總裁兼亞太區(qū)執(zhí)行總裁湯立人表示，模擬工藝并不完全能跟隨摩爾定律走，賽靈思的異構(gòu)3D 工藝中，65nm 工藝的金屬連接層本身是被動(dòng)組件，可以自由搭配40nm和28nm 工藝的數(shù)字和模擬器件，降低了集成的難度，避免了散熱的難題?！皬?CFP2光學(xué)模塊接口要求的抖動(dòng)特性眼圖實(shí)測效果看，Virtex-7 H580T 表現(xiàn)完美，”湯立人說，“目前市面上 還未 見有 同樣 性能 的器 件， 有號(hào) 稱可 提供 4個(gè) 28Gbps 收 發(fā)器 的 FPGA 實(shí) 際是 能跑 到25Gbps，并且其眼圖表現(xiàn)不好?！盫irtex-7 H580T 器件采用異構(gòu)3D 結(jié)構(gòu)提供獨(dú)立于核心 FPGA 的28 Gbps 收發(fā)器，保證了整體信號(hào)完整性并提升了生產(chǎn)力。

　　楊飛表示，F(xiàn)PGA 和收發(fā)器分屬數(shù)字和模擬的不同工藝，Virtex-7 HT 器件的這種異構(gòu)化設(shè)計(jì)使賽靈思能夠隨意選擇核心 FPGA 和28Gbps 收發(fā)器芯片，這可以減少28nm 工藝下，搭載高速收發(fā)器的 FPGA 的漏電問題帶來的影響。另外，異構(gòu)3D 的結(jié)構(gòu)，使得28Gbps 收發(fā)器獨(dú)立在 FPGA 外，因而噪聲隔離效果卓越，實(shí)現(xiàn)了最佳的整體信號(hào)完整性和系統(tǒng)余量，并加快了設(shè)計(jì)收斂，加速產(chǎn)品上市進(jìn)程。

　　Virtex-7 HT 可以說是為高速和高帶寬的通信系統(tǒng)度身定做，如 CFP2模塊的線卡。楊飛表示，為了升級(jí)網(wǎng)絡(luò)，解決數(shù)據(jù)用量的幾何級(jí)增長帶來的挑戰(zhàn)，通信產(chǎn)業(yè)正在改善光學(xué)模塊的功耗和端口密度，同時(shí)還要降低單位比特的成本，由 CFP 向 CFP2以及未來 CFP4光學(xué)模塊發(fā)展是產(chǎn)業(yè)趨勢。Virtex-7 HT 是唯一一款能在邏輯容量和 I/O 速率上同時(shí)滿足更高處理能力線路卡要求的 FPGA 單芯片解決方案，能夠滿足 Nx100G 和400G 線路卡設(shè)計(jì)的需求，能支持多達(dá)4個(gè) IEEE 100GE gearbox，而且能在同一 FPGA 中選擇集成高級(jí)調(diào)試功能、OTN、MAC或 Interlaken IP，無需獨(dú)立的 gearbox 和 ASSP 器件。楊飛表示，Virtex-7 H580T 能夠在單芯片上實(shí)現(xiàn)2×100G OTN 轉(zhuǎn)發(fā)器，與其相比，以 ASSP 為基礎(chǔ)的方案還有一年多才面世，需要5個(gè)器件來實(shí)現(xiàn)同等功能，而且功耗至少增加40%，成本增加50%，并且沒有差異性。此外，將于明年1季度推出的 Virtex-7H870T 器件已經(jīng)能夠支持400GE(目前唯一的單片方案)16個(gè)25Gbps 接口的模塊。這樣就能降低整體功耗和材料成本，而且能夠隨著協(xié)議的不斷變化提供更靈活的方案。

　　雖然賽靈思所使用的臺(tái)積電的這種3D 工藝并非排他性技術(shù)，但由于涉及器件電路的重新設(shè)計(jì)和布局，所以并非簡單的移植就可用。湯立人表示，簡單來講，要用 SSI 技術(shù)，必須將管芯之間的互聯(lián)由原來的 I/O 口互聯(lián)(該模式無法滿足超大規(guī)模器件對(duì)效率的要求)，更改為由中間的金屬互聯(lián)層進(jìn)行(互連效果相當(dāng)于同一個(gè) die，延遲只有1ns)，這涉及到設(shè)計(jì)方法學(xué)和整個(gè)產(chǎn)品平臺(tái)策略的革命，非一朝一夕可以完成。賽靈思從2006年開始導(dǎo)入計(jì)劃，歷經(jīng)5年時(shí)間方才大功告成，這意味著其他公司要想使用該技術(shù)研產(chǎn)，面臨的挑戰(zhàn)十分巨大。