創(chuàng)新30年，從Altera那里學(xué)到什么？

　　編者語(yǔ)：筆者本科專業(yè)電子信息工程，讀書時(shí)代用的第一塊開發(fā)板就是Altera公司的，當(dāng)時(shí)腦子里完全沒有Altera這個(gè)概念，只知道這是塊FPGA開發(fā)板。但就是這塊開發(fā)板讓我開始接觸并深刻認(rèn)識(shí)到FPGA技術(shù)、VHDL語(yǔ)言的魅力。雖然后來沒去鉆研做技術(shù)，但它給我留下的印象是最深刻的。那么，各位自稱FPGA工程師的你們是不是也一樣呢？Altera公司的FPGA開發(fā)板用了那么多年，Quartus II 軟件用得那么順手。但是卻不了解“Altera這家伙到底是什么呢？“、”它多大了？“、”它為什么能在中國(guó)這片廣闊天地上培育出這么多牛叉的工程師？“...筆者在跟很多FPGA工程師聊天的過程中，經(jīng)常會(huì)聽到這些疑問。湊巧Altera今年30周歲，筆者就帶著大家一起來見識(shí)下Altera的30年發(fā)展歷程吧...

　　創(chuàng)始年代

　　1983年，Altera公司正式成立。很多人現(xiàn)在對(duì)這一年印象還非常深刻——挑戰(zhàn)者號(hào)和哥倫比亞號(hào)航天飛機(jī)首航，菲律 賓總統(tǒng)小阿基諾被暗殺，美國(guó)入侵格林納達(dá)等。而在技術(shù)領(lǐng)域卻是白駒過隙，30年顯得如此漫長(zhǎng)。TCP/IP成為ARPANET的正式協(xié)議——那時(shí)還沒有互 聯(lián)網(wǎng)。IBM推出了PC-XT——個(gè)人計(jì)算機(jī)還沒有硬盤。宣布了GNU項(xiàng)目。

　　在電子設(shè)計(jì)領(lǐng)域，微處理器在很多嵌入式設(shè)備中得到了廣泛應(yīng)用，替代了高端微型計(jì)算機(jī)，在低端則替代了大量的小規(guī)模數(shù)字芯片。典型的數(shù)字系統(tǒng)包括微處理器或 者微控制器，周圍是接口電路，連接芯片總線和外部存儲(chǔ)器芯片以及接口。小規(guī)模邏輯芯片和中等規(guī)模功能模塊IC還在使用，更多的用在建立微處理器周圍的接 口，或者橋接總線，對(duì)于性能關(guān)鍵的應(yīng)用，則協(xié)助微處理器完成一些操作。

　　而且，這一時(shí)期，在設(shè)計(jì)領(lǐng)域逐漸采用了新的替代解決方案。邏輯門陣列——特別是經(jīng)過預(yù)制造的邏輯門陣列，在最終產(chǎn)品階 段，由一系列客戶定義的金屬層進(jìn)行配置，支持設(shè)計(jì)人員將數(shù)千個(gè)邏輯門和存儲(chǔ)器封裝到一個(gè)芯片中。對(duì)于很多項(xiàng)目，并不熟悉設(shè)計(jì)過程，依靠于基于工作站的 EDA工具進(jìn)行原理圖采集，獲取庫(kù)單元，進(jìn)行仿真，而前端費(fèi)用非常昂貴。但是對(duì)于規(guī)模較大、資金較充裕的設(shè)計(jì)團(tuán)隊(duì)，邏輯門陣列是很好的替代方案，減少了芯 片數(shù)量，提高了設(shè)計(jì)性能，同時(shí)降低了功耗。

　　從今天的標(biāo)準(zhǔn)來看，那時(shí)的設(shè)計(jì)風(fēng)格也是千差萬(wàn)別。習(xí)慣于數(shù)字邏輯的工程師通常使用形式結(jié)構(gòu)來進(jìn)行設(shè)計(jì)：布爾代數(shù)和最小表 達(dá)式定義組合邏輯，通過狀態(tài)機(jī)來描述時(shí)序邏輯。這些工程師會(huì)使用手動(dòng)方法或者越來越多的計(jì)算機(jī)軟件工具來采集并分析其設(shè)計(jì)。但是工程師的背景各不相同，特 別是模擬工程師，通常會(huì)使用更直觀的方法。這些設(shè)計(jì)人員傾向于使用原理圖進(jìn)行設(shè)計(jì)輸入，從左側(cè)的空白開始設(shè)計(jì)，然后是輸入信號(hào)到輸出，增加邏輯門、觸發(fā) 器、中等規(guī)模的器件，以及要連接的微處理器。邏輯門陣列用戶也傾向于采用原理圖方法，這只是因?yàn)樗軌驅(qū)υ谛酒薪⒌碾娐愤M(jìn)行近似描述。這兩種相反的設(shè) 計(jì)風(fēng)格在設(shè)計(jì)發(fā)展過程中都扮演了一定的角色，但是業(yè)界在1983年出現(xiàn)了另一種創(chuàng)新方法，并逐漸得到廣泛應(yīng)用。

　　1978年，出現(xiàn)了另一種替代方法，但還沒有引起重視。Monolithic Memories的芯片設(shè)計(jì)團(tuán)隊(duì)開發(fā)了一款名為PAL的器件（對(duì)于“可編程陣列邏輯”，采用了更知名的術(shù)語(yǔ)“可編程邏輯陣列”）。芯片是一次性編程數(shù)字器 件，實(shí)現(xiàn)布爾表達(dá)式的簡(jiǎn)化標(biāo)準(zhǔn)形式：乘積求和格式。PAL含有很多宏單元，每個(gè)單元包括開關(guān)陣列，這可以將芯片的任意輸入和輸出連接至8個(gè)乘積項(xiàng)中的每一 個(gè)。然后，宏單元在寬OR邏輯門中對(duì)乘積項(xiàng)進(jìn)行求和，提供可配置觸發(fā)器，寄存OR邏輯門的輸出，為選擇時(shí)鐘提供一些復(fù)用器，旁路寄存器，等等。1983 年，PAL的容量、速度和配置發(fā)展很快，使得設(shè)計(jì)人員有很大的選擇余地。

　　這些可編程器件為數(shù)字設(shè)計(jì)人員提供了很好的方法：邏輯密度高于小規(guī)模邏輯門和觸發(fā)器，比專用商用中等規(guī)模器件更靈活，例 如，計(jì)數(shù)器、寄存器和解碼器，與邏輯門陣列相比，還提供非常熟悉的設(shè)計(jì)流程，沒有前端開支。供應(yīng)商為微型計(jì)算機(jī)和大型機(jī)提供軟件工具，這可以轉(zhuǎn)換成布爾表 達(dá)式、狀態(tài)機(jī)，某些機(jī)制轉(zhuǎn)換為芯片開關(guān)映射。

　　Altera登場(chǎng)

　　這是Altera于1984年推出其首款產(chǎn)品的環(huán)境。EP300芯片（ 圖1）是可編程邏輯芯片，但是在四個(gè)方面與PAL有明顯的不同。首先，EP300是可重新編程的，看起來比較方便，而事實(shí)表明這成為了業(yè)界的關(guān)鍵因素。封裝上的石英窗口支持用戶對(duì)管芯進(jìn)行紫外燈照射，擦除含有器件配置的EPROM單元，因此，可以再次對(duì)芯片進(jìn)行編程。

　　
圖1.通過管芯上的窗口，照射紫外光，Altera EP300具有可擦除能力。

　　其次，EP300是CMOS器件，那時(shí)，還是采用高功耗的雙極工藝來制造大部分PAL、小規(guī)模和中等規(guī)模邏輯。第 三，Altera芯片是通用的——即，用戶可以對(duì)EP300進(jìn)行編程，幾乎可以模擬絕大部分現(xiàn)有PAL類型器件的配置。最后，Altera為EP300提 供了設(shè)計(jì)工具，這一工具運(yùn)行在IBM PC上，而不是工程工作站或者微型計(jì)算機(jī)上。Altera資深副總裁Don Faria回憶說：“這的確是創(chuàng)新。PC剛剛出現(xiàn)，工程師對(duì)其很有興趣，有時(shí)候，人們觀看我們的演示就是為了看一看PC-XT?！?/p>

　　還有另一點(diǎn)不同，是與Altera有關(guān)，不僅僅是EP300。Altera采用了代工線模式。那時(shí)大部分半導(dǎo)體公司都依 靠他們自己生產(chǎn)線的專用工藝來獲得競(jìng)爭(zhēng)優(yōu)勢(shì)，Altera設(shè)計(jì)的EP300也盡可能采用通用EPROM工藝。因此，可以在很多其他公司生產(chǎn)線上生產(chǎn)芯片， 只需要對(duì)設(shè)計(jì)進(jìn)行很小的改動(dòng)即可。石印掩膜就是刀刻紅膜相片——只修改設(shè)計(jì)文件參數(shù)并不能改變它。因此，開發(fā)的設(shè)計(jì)要在性能上有競(jìng)爭(zhēng)力而且可移植性要好， 這的確有一定的難度。

　　Faria回憶說，這一新器件非常符合系統(tǒng)設(shè)計(jì)人員的需求。20引腳封裝含有8個(gè)宏單元。每個(gè)宏單元（ 圖2） 含有的寄存器接收8個(gè)乘積項(xiàng)的OR運(yùn)算。因此，每個(gè)宏單元很容易解碼16位地址總線。早期數(shù)據(jù)資料中的一個(gè)例子是，衍生器件EP310連接了微處理器地址 總線，為RAM、EPROM和5個(gè)串行I/O收發(fā)器提供了片選信號(hào)。器件還可以進(jìn)行復(fù)雜的轉(zhuǎn)換，例如，解碼二進(jìn)制數(shù)，驅(qū)動(dòng)7段顯示屏的每一段?；蛘?，一個(gè) 芯片可以實(shí)現(xiàn)非常復(fù)雜的狀態(tài)機(jī)，具有8個(gè)二進(jìn)制狀態(tài)變量。

　　
圖2.EP300被排列成可配置乘積求和。

　　通過在EP300中實(shí)現(xiàn)接口和狀態(tài)機(jī)，設(shè)計(jì)人員可以嘗試新的邏輯表達(dá)式，重新配置設(shè)計(jì)，重新映射地址總線，以及類似的試 驗(yàn)，不會(huì)有PAL各種各樣的問題。更重要的是在成本上，這可能不是令人很激動(dòng)，但他們可以設(shè)計(jì)一塊電路板，在成品中安裝各種型號(hào)器件，甚至可以在現(xiàn)場(chǎng)進(jìn)行 重新配置。由于有這些優(yōu)勢(shì)，EP300及其衍生型號(hào)很快得以廣泛應(yīng)用，設(shè)計(jì)人員自然會(huì)希望將更多的功能在可編程器件中實(shí)現(xiàn)。這種趨勢(shì)促使生產(chǎn)出規(guī)模更大的 器件。

　　越來越多的問題

　　Altera的響應(yīng)是擴(kuò)展芯片系列，含有更多的宏單元，最終在EP1800中，68引腳的含鉛芯片載體上實(shí)現(xiàn)了48個(gè)宏 單元器件。在這一點(diǎn)，對(duì)邏輯容量的需求對(duì)PAL體系結(jié)構(gòu)帶來了很大的壓力，促使體系結(jié)構(gòu)開始發(fā)展變化。Faria解釋說：“我們知道標(biāo)準(zhǔn)PAL體系結(jié)構(gòu)很 難進(jìn)行調(diào)整?！?/p>

　　在傳統(tǒng)的PAL中，每一宏單元的每個(gè)乘積項(xiàng)可以訪問所有輸入信號(hào)，所有宏單元輸出，以及所有這些信號(hào)的互補(bǔ)信號(hào)。隨著宏單元數(shù)量的增加，這一排列好的互聯(lián)矩陣會(huì)呈幾何級(jí)數(shù)增長(zhǎng)，很快將無(wú)法承受。Faria說：“因此，我們開始對(duì)互聯(lián)進(jìn)行劃分?！?/p>

　　在EP1800中，這一趨勢(shì)非常明顯，一個(gè)封裝中實(shí)際是四個(gè)獨(dú)立的EP300器件（ 圖3）。由內(nèi)部總線將這四個(gè)器件連接起來，而不是都嘗試去驅(qū)動(dòng)相同的乘積項(xiàng)矩陣。這種組織使得器件具有可制造性，但是，要求設(shè)計(jì)人員要想清楚哪一宏單元去實(shí)現(xiàn)某一邏輯表達(dá)式，其他的哪一宏單元要訪問結(jié)果。器件四個(gè)部分的連接會(huì)帶來額外的延時(shí)。

　　
圖3.隨著可編程器件容量的增長(zhǎng)，簡(jiǎn)單的乘積求和組織被劃分設(shè)計(jì)替代，并不是所有的乘積項(xiàng)要訪問所有信號(hào)。