意法半導(dǎo)體發(fā)布業(yè)內(nèi)首款整合雙ARM Cortex-A9 和D

新微處理器整合超低功耗技術(shù)和ARM Cortex-A9處理器內(nèi)核的多任務(wù)處理功能，以及創(chuàng)新的片上網(wǎng)絡(luò)（NoC）技術(shù)。雙核ARM Cortex-A9處理器可全面支持對(duì)稱和不對(duì)稱運(yùn)算，處理速度高達(dá)每核600MHz（在惡劣的工業(yè)環(huán)境中），相當(dāng)于 3000 DMIPS。片上網(wǎng)絡(luò)是應(yīng)用靈活的通信架構(gòu)，可支持多路不同的流量特性，以最具成本效益和能效的方式，最大限度地提高數(shù)據(jù)吞吐量。

內(nèi)置DDR2/DDR3內(nèi)存控制器和完整的外設(shè)接口，包括USB、SATA、PCIe（集成物理層）以及千兆以太網(wǎng)MAC（媒體訪問(wèn)控制器）。意法半導(dǎo)體SPEAr1310微處理器適用于高性能嵌入式控制應(yīng)用市場(chǎng)，包括通信、計(jì)算機(jī)外設(shè)以及工業(yè)自動(dòng)化。

高速緩存與硬件加速器和 I/O模塊的一致性能夠提高數(shù)據(jù)吞吐量以及簡(jiǎn)化軟件開(kāi)發(fā)過(guò)程。加速器一致性端口（ACP）結(jié)合芯片的NoC路由功能，可滿足硬件加速和I/O性能的最新應(yīng)用需求。ECC（錯(cuò)誤校驗(yàn)碼）保護(hù)功能可防止DRAM內(nèi)存和二級(jí)高速緩存上的軟硬錯(cuò)誤， 可大幅延長(zhǎng)故障間隔時(shí)間，進(jìn)而提高系統(tǒng)可靠性。

SPEAr1310的主要特性：

• 2路千兆/快速以太網(wǎng)端口（用于外部GMII/RGMII/MII PHY）
• 3路快速以太網(wǎng)端口（用于外部 SMII/RMII PHY）
• 3路PCIe/SATA Gen2接口（內(nèi)置PHY）
• 1路32位PCI擴(kuò)展總線（高達(dá)66 MHz）
• 2路集成PHY的USB 2.0主機(jī)端口
• 1路集成PHY的USB2.0 OTG端口
• 2路CAN 2.0 a/b接口
• 2路TDM/E1 HDLC控制器，每路控制器每幀256/32個(gè)時(shí)隙
• 2路HDLC控制器，用于外部RS485 PHY
• I2S、UART、SPI、I2C端口
• 具有觸摸屏和重疊窗口功能的HD顯示控制器
• 存儲(chǔ)卡接口
• 安全硬件加速器
• 安全引導(dǎo)和密鑰存儲(chǔ)功能
• 省電功能