CD74ACT238 3 線路至 8 線路同向解碼器/多路解復(fù)用器

描述

CD74ACT238解碼器/解復(fù)用器專(zhuān)為需要非常短的傳播延遲時(shí)間的高性能存儲(chǔ)器解碼和數(shù)據(jù)路由應(yīng)用而設(shè)計(jì)。在高性能存儲(chǔ)器系統(tǒng)中，該解碼器可用于最小化系統(tǒng)解碼的影響。當(dāng)采用利用快速使能電路的高速存儲(chǔ)器時(shí)，該解碼器的延遲時(shí)間和存儲(chǔ)器的使能時(shí)間通常小于存儲(chǔ)器的典型存取時(shí)間。這意味著解碼器引入的有效系統(tǒng)延遲可以忽略不計(jì)。

二進(jìn)制選擇輸入和三個(gè)使能輸入的條件選擇八條輸出線中的一條。兩個(gè)低電平有效和一個(gè)高電平有效使能輸入可在擴(kuò)展時(shí)減少對(duì)外部門(mén)或逆變器的需求。無(wú)需外部逆變器即可實(shí)現(xiàn)24線解碼器，32線解碼器只需一個(gè)逆變器。使能輸入可用作多路分解應(yīng)用的數(shù)據(jù)輸入（參見(jiàn)應(yīng)用信息）。

特性

輸入兼容TTL電壓
雙極F，AS和S的速度，顯著降低功耗< /li>
專(zhuān)為高速存儲(chǔ)器解碼器和數(shù)據(jù)傳輸系統(tǒng)而設(shè)計(jì)
集成三個(gè)使能輸入以簡(jiǎn)化級(jí)聯(lián)和/或數(shù)據(jù)接收
平衡傳播延遲
±24-mA輸出驅(qū)動(dòng)電流
- 扇出至15 F器件
抗SCR閂鎖CMOS工藝和電路設(shè)計(jì)
超過(guò)MIL-STD-883的2kV ESD保護(hù)，方法3015

參數(shù) 與其它產(chǎn)品相比?編碼器和解碼器

?
Function
Technology Family
VCC (Min) (V)
VCC (Max) (V)
Channels (#)
Voltage (Nom) (V)
F @ Nom Voltage (Max) (Mhz)
ICC @ Nom Voltage (Max) (mA)
tpd @ Nom Voltage (Max) (ns)
Configuration
Type
IOL (Max) (mA)
IOH (Max) (mA)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Bits (#)
Digital input leakage (Max) (uA)
ESD Charged Device Model (kV)
ESD HBM (kV)
?

CD74ACT238
Decoder Demultiplexer ? ?
ACT ? ?
4.5 ? ?
5.5 ? ?
1 ? ?
5 ? ?
90 ? ?
0.08 ? ?
14.2 ? ?
3:8 ? ?
Standard ? ?
24 ? ?
-24 ? ?
Catalog ? ?
-55 to 125 ? ?
PDIP ? ?
See datasheet (PDIP) ? ?
8 ? ?
5 ? ?
0.75 ? ?
2 ? ?
無(wú)樣片