TMS320C6652 固定和浮點數(shù)字信號處理器

C6654和C6652是基于TI KeyStone多核架構(gòu)的高性能固定和浮點DSP。該器件采用全新的創(chuàng)新型C66x DSP內(nèi)核，C6654的核心速度最高可達850 MHz，C6652則可達600 MHz。對于廣泛應(yīng)用的開發(fā)人員而言，C6654和C6652 DSP均可實現(xiàn)功耗高且易于使用的平臺。此外，C6654和C6652 DSP完全向后兼容所有現(xiàn)有的C6000?系列固定和浮點DSP。

TI的KeyStone架構(gòu)提供集成各種子系統(tǒng)的可編程平臺（C66x內(nèi)核，內(nèi)存子系統(tǒng)） ，外圍設(shè)備和加速器）并使用多種創(chuàng)新組件和技術(shù)來最大化設(shè)備內(nèi)和設(shè)備間通信，從而使各種DSP資源高效，無縫地運行。這種架構(gòu)的核心是諸如Multicore Navigator之類的關(guān)鍵組件，它允許在各種設(shè)備組件之間進行有效的數(shù)據(jù)管理。 TeraNet是一種無阻塞交換結(jié)構(gòu)，可實現(xiàn)快速且無爭用的內(nèi)部數(shù)據(jù)移動。多核共享存儲器控制器允許直接訪問共享和外部存儲器，而無需從交換結(jié)構(gòu)容量中獲取。

對于定點使用，C66x內(nèi)核具有4倍C64x +內(nèi)核的乘法累加（MAC）能力。此外，C66x內(nèi)核集成了浮點功能，每核原始計算性能是業(yè)界領(lǐng)先的每核27.2 GMACS和每核13.6 GFLOPS（@ 850 MHz頻率）。 C66x內(nèi)核每個周期可以執(zhí)行8個單精度浮點MAC操作，可以執(zhí)行雙精度和混合精度操作，符合IEEE 754標準。 C66x內(nèi)核包含90條新指令（與C64x +內(nèi)核相比），適用于浮點和矢量數(shù)學(xué)導(dǎo)向處理。這些增強功能可在信號處理，數(shù)學(xué)和圖像采集功能中使用的流行DSP內(nèi)核中實現(xiàn)相當(dāng)大的性能提升。 C66x內(nèi)核與TI上一代C6000固定和浮點DSP內(nèi)核向后代碼兼容，確保軟件可移植性并縮短軟件開發(fā)周期，以便應(yīng)用程序遷移到更快的硬件。

C6654和C6652 DSP集成大量的片上存儲器。除了32KB的L1程序和數(shù)據(jù)緩存外，還可以將1024KB的專用內(nèi)存配置為映射的RAM或緩存。所有L2存儲器都包含錯誤檢測和錯誤糾正。為了快速訪問外部存儲器，該器件包括一個32位DDR-3外部存儲器接口（EMIF），運行速率為1066 MHz，并支持ECC DRAM。

該系列支持多個高端標準接口，PCI Express Gen2和千兆以太網(wǎng)（C6652不支持PCIe和千兆以太網(wǎng)）。該系列DSP還包括I ² C，UART，多通道緩沖串行端口（McBSP），通用并行端口（uPP）和16位異步EMIF，以及通用CMOS IO。

C6654和C6652器件具有一整套開發(fā)工具，其中包括：增強型C編譯器，簡化編程和調(diào)度的匯編優(yōu)化器，以及用于查看源代碼執(zhí)行的Windows?調(diào)試器界面。

TI的KeyStone多核架構(gòu)為RISC和DSP內(nèi)核與特定應(yīng)用協(xié)處理器和I /O的集成提供了高性能結(jié)構(gòu)。 KeyStone架構(gòu)是同類產(chǎn)品中的第一款，可為所有處理內(nèi)核，外設(shè)，協(xié)處理器和I /O的非阻塞訪問提供足夠的內(nèi)部帶寬。這個內(nèi)部帶寬通過四個主要硬件元素實現(xiàn)：多核導(dǎo)航器，TeraNet和多核共享內(nèi)存控制器。

多核導(dǎo)航器是一種創(chuàng)新的基于數(shù)據(jù)包的管理器，可控制8192個隊列。將任務(wù)分配給隊列時，Multicore Navigator提供硬件加速分派，將任務(wù)定向到適當(dāng)?shù)目捎糜布；诜纸M的片上系統(tǒng)（SoC）使用TeraNet交換中心資源的兩個Tbps容量來移動分組。多核共享內(nèi)存控制器允許處理內(nèi)核直接訪問共享內(nèi)存而無需從TeraNet的容量中獲取，因此內(nèi)存訪問不會阻止數(shù)據(jù)包移動。