SCAN921224 具有 IEEE 1149.1 測試訪問的 20 MHz-66MHz 10 位解串器

SCAN921023將10位寬并行LVCMOS /LVTTL數(shù)據(jù)總線轉換為帶有嵌入式時鐘的單個高速總線LVDS串行數(shù)據(jù)流。 SCAN921224接收總線LVDS串行數(shù)據(jù)流，并將其轉換回10位寬的并行數(shù)據(jù)總線，并恢復并行時鐘。這兩款器件均符合IEEE 1149.1標準測試訪問端口和邊界掃描架構，并集成了定義的邊界掃描測試邏輯和測試訪問端口，包括測試數(shù)據(jù)輸入（TDI），測試數(shù)據(jù)輸出（TDO），測試模式選擇（ TMS），測試時鐘（TCK）和可選的測試重置（ TRST ）。 IEEE 1149.1功能為設計人員或測試工程師提供了對背板或電纜互連的訪問，以及驗證差分信號完整性以增強其系統(tǒng)測試策略的能力。這對器件還具有高速BIST模式，可以快速驗證串行器和解串器之間的互連。

SCAN921023通過背板或電纜傳輸數(shù)據(jù)。單差分對數(shù)據(jù)路徑使PCB設計更容易。此外，減少的電纜，PCB走線數(shù)量和連接器尺寸極大地降低了成本。由于一個輸出串行傳輸時鐘和數(shù)據(jù)位，因此可以消除時鐘到數(shù)據(jù)和數(shù)據(jù)到數(shù)據(jù)的偏移。當不使用任何一個器件時，掉電引腳通過降低電源電流來節(jié)省功耗。在串行器啟動時，您可以選擇激活同步模式或允許解串器使用同步到隨機數(shù)據(jù)功能。通過使用同步模式，解串器將在指定的鎖定時間內建立對信號的鎖定。此外，嵌入式時鐘確保每12位周期在總線上進行轉換。這消除了由于充電電纜條件導致的傳輸錯誤。此外，您可以將SCAN921023輸出引腳置于TRI-STATE以實現(xiàn)高阻態(tài)。 PLL可鎖定20 MHz至66 MHz之間的頻率。