PCI2050B PCI 至 PCI 橋接器

數(shù)據(jù)： PCI-to-PCI Bridge, PCI2050B 數(shù)據(jù)表

描述

德州儀器PCI2050B PCI-to-PCI橋接器提供兩條外圍組件互連（PCI）總線之間的高性能連接路徑，工作在最大總線頻率為66兆赫。事務(wù)發(fā)生在一個主設(shè)備和另一個PCI總線上的目標之間，PCI2050B網(wǎng)橋允許橋接事務(wù)在兩個總線上同時發(fā)生。網(wǎng)橋支持突發(fā)模式傳輸以最大化數(shù)據(jù)吞吐量，并且通過網(wǎng)橋的兩條總線流量路徑獨立運行。

PCI2050B網(wǎng)橋符合 PCI本地總線規(guī)范，并且通過創(chuàng)建分層總線，可以用來克服每個PCI總線10個設(shè)備和每個擴展槽一個PCI設(shè)備的電氣負載限制。 PCI2050B為多達9個輔助總線主控制器提供雙層內(nèi)部仲裁，并可通過外部總線仲裁器實現(xiàn)。

CompactPCI?熱插拔擴展PCI功能使PCI2050B橋接器成為多功能的理想解決方案緊湊型PCI卡，并使單功能卡適應(yīng)熱插拔合規(guī)性。

PCI2050B橋接器符合 PCI-to-PCI橋接規(guī)范（修訂版1.1）。 PCI2050B橋接器符合 PCI總線電源管理接口規(guī)范（修訂版1.1）。 PCI2050B橋接器旨在引領(lǐng)行業(yè)節(jié)能和數(shù)據(jù)吞吐量。先進的CMOS工藝可在低至66 MHz的PCI時鐘速率下實現(xiàn)低系統(tǒng)功耗。

特性

兩條32位，66 MHz PCI總線
3.3 V核心邏輯，兼容通用PCI接口>具有3.3 V和5 V PCI信令環(huán)境
多達9個輔助總線主機的內(nèi)部雙層仲裁，并支持外部輔助總線仲裁器
十個二級PCI時鐘輸出
每個方向的獨立讀寫緩沖區(qū)
使用流水線架構(gòu)進行突發(fā)數(shù)據(jù)傳輸，以最大化雙向數(shù)據(jù)吞吐量
支持寫入梳理增強的數(shù)據(jù)吞吐量
雙向最多三個延遲事務(wù)
支持從一個總線到另一個總線的四個PCI時鐘的幀到幀延遲
總線鎖定傳播
每個 PCI本地總線規(guī)范的可預(yù)測延遲
可配置用于 PCI總線電源管理的架構(gòu)
接口規(guī)范
CompactPCI熱插拔功能
Secondar復(fù)位期間y總線驅(qū)動為低電平
VGA /調(diào)色板存儲器和I /O解碼選項
高級亞微米，低功耗CMOS技術(shù)
208端子PDV ，208端子PPM或257端子
MicroStar BGA?封裝

參數(shù) 與其它產(chǎn)品相比?PCI/PCIe PHY 和橋接器

?
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

PCI2050B
-40 to 85 0 to 70 ? ?
BGA MICROSTAR LQFP ? ?
257BGA MICROSTAR: 256 mm2: 16 x 16(BGA MICROSTAR) 208LQFP: 784 mm2: 28 x 28(LQFP) ? ?
208LQFP 257BGA MICROSTAR ? ?