| Number of ADC channels | 2 |
| Number of DAC channels (#) | 2 |
| Digital audio interface | L, R, I2S, TDM, DSP |
| Analog inputs | 6 |
| Sampling rate (Max) (kHz) | 192 |
| Rating | Automotive |
| Features | MiniDSP, PowerTune, Phase-locked loop (PLL), Digital mic support, Stereo headphone amplifier |
| ADC SNR (Typ) (dB) | 93 |
| DAC SNR (Typ) (dB) | 100 |
| | |
- 具有100dB 信噪比 (SNR) 的立體聲音頻數(shù)模轉換器 (DAC)
- 4.1mW立體聲 48kspsDAC回放
- 具有 93dB 信噪比 (SNR) 的立體聲音頻模數(shù)轉換器 (ADC)
- 6.1mW 立體聲 48ksps ADC 錄音
- PowerTune
- 大范圍的信號處理選項
- 嵌入式 miniDSP
- 6 個單端或 3 個全差分模擬輸入
- 立體聲模擬和數(shù)字麥克風輸入
- Stereo Headphone Outputs
- 立體聲線路輸出
- 超低噪聲可編程增益放大器 (PGA)
- 低功耗模擬旁路模式
- 可編程麥克風偏壓
- 可編程鎖相環(huán) (PLL)
- 集成型低壓降穩(wěn)壓器 (LDO)
- 5mm x 5mm32-pin QFN封裝
應用范圍
- 汽車
- 便攜式導航設備 (PND)
- 便攜式媒體播放器 (PMP)
- 移動手持機
- 通信
- 便攜式計算機
- 回聲消除 (AEC)
- 有源噪聲消除 (ANC)
- 先進的 DSP 算法
TLV320AIC3254-Q1（也被稱為AIC3254-Q1）是一款靈活、低功耗、低壓立體聲音頻編碼器，此編碼器帶有可編程輸入和輸出，PowerTune 功能， fully-programmable miniDSP, 固定的預定義且可參數(shù)化的信號處理塊，集成型 PLL，集成 LDO 和靈活的數(shù)字接口。
TLV320AIC3254-Q1特有兩個完全可編程的 miniDSP 內核，用于支持器件的錄音和/或回放通路中的應用專用算法。 miniDSP 內核完全由軟件來控制。 目標算法，就像有源噪聲消除、回聲消除或先進 DSP 濾波一樣，在加電后，被載入到器件中。
大范圍基于寄存器的功率、輸入/輸出 (I/O) 通道配置、增益、音效、引腳復用和時鐘使得此器件能夠精準地針對其目標應用。 與先進的 PowerTune 技術組合在一起，此器件能夠覆蓋從 8kHz 單聲道聲音回放到音頻立體聲 192kHz DAC 回放的運行，從而使它成為便攜式電池供電類音頻和電話通訊應用的理想選擇。
TLV320AIC3254-Q1的錄音通路覆蓋了從 8kHz 單聲道至 192kHz 立體聲錄音的操作范圍，并包含可編程輸入通道配置，其中涵蓋了單端和差分設置，以及浮動或混合輸入信號。 它還包括一個數(shù)字控制立體聲麥克風預放大器和集成麥克風偏置。 數(shù)字信號處理塊能夠刪除可由諸如數(shù)碼相機內的光對焦等機械耦合所引入的可聞噪聲。
重放路徑提供了用于濾波和音效的信號處理模塊，并支持 DAC 和模擬輸入信號的靈活混合以及可編程音量控制。 重放路徑包含兩個高功率輸出驅動器以及兩個全差分輸出。高功率輸出可采用多種方式進行配置，其中包括立體聲和單聲道橋接式負載 (BTL)。
集成的 PowerTune 技術使得此器件能夠被調節(jié)到最佳的功耗-性能平衡點。 移動應用經(jīng)常有多個使用情況，在被用于移動環(huán)境的同時又需要極低功耗運行。 當被用在插座環(huán)境中時，功耗通常不是最關心的問題，而盡可能的減少噪聲顯得更加重要。 借助于 PowerTune，TLV320AIC3254-Q1處理兩種情況。
對于TLV320AIC3254-Q1的模擬部分的電源電壓范圍為 1.5V-1.95V，對于數(shù)字部分的電源電壓范圍為 1.26V-1.95V。 為了簡化系統(tǒng)級設計，該器件集成了 LDO，以便從 1.8V 至3.6V的輸入電壓來生成合適的模擬或數(shù)字電源。 所支持的數(shù)字 IO 電壓范圍為 1.1V-3.6V。
TLV320AIC3254-Q1所需的內部時鐘可從多個信號源獲得，其中包括 MCLK 引腳，BCLK 引腳，GPIO 引腳或內部 PLL 的輸出，而 PLL 的輸入同樣可以從 MCLK 引腳，BCLK 或 GPIO 引腳獲得。 雖然 PLL 的使用確保了合適時鐘信號的可獲得性，但是不建議將其使用在最低功率設置中。 PLL 具有高度的可編程性，并能夠接受頻率范圍為 512kHz 至 50MHz 的可用輸入時鐘。
該器件采用 5mm x 5mm，32-pin QFN 封裝。
