| Function | Clock network synthesizer |
| Number of outputs | 14 |
| RMS jitter (fs) | 47 |
| Output frequency (Min) (MHz) | 1.00E-06 |
| Output frequency (Max) (MHz) | 3000 |
| Input type | HCSL, LVCMOS, LVDS, LVPECL, XTAL |
| Output type | CML, LVCMOS, LVDS, LVPECL |
| Supply voltage (Min) (V) | 3.135 |
| Supply voltage (Max) (V) | 3.465 |
| Features | JESD204B |
| Operating temperature range (C) | -40 to 85 |
- 基于 BAW VCO 的超低抖動(dòng)以太網(wǎng)時(shí)鐘
- 頻率為 312.5MHz 時(shí) RMS 抖動(dòng)典型值為 42fs/最大值為 60fs
- 頻率為 156.25MHz 時(shí) RMS 抖動(dòng)典型值為 47fs/最大值為 65fs
-
3 個(gè)高性能數(shù)字鎖相環(huán) (DPLL) 與模擬鎖相環(huán) (APLL) 配對(duì)
- 可編程 DPLL 環(huán)路帶寬范圍為 1mHz 至 4kHz
- DCO 頻率調(diào)節(jié)步長(zhǎng) < 1ppt
- 4 個(gè)差分或單端 DPLL 輸入
- 1Hz (1PPS) 至 800MHz 輸入頻率
- 數(shù)字保持和無(wú)中斷切換
- 14 個(gè)采用可編程 HSDS/LVPECL、LVDS 和 HSCL 輸出格式的差分輸出
- 當(dāng)在 OUT0_P/N、OUT1_P/N、GPIO1 和 GPIO2 上配置 6 個(gè) LVCMOS 頻率輸出以及 12 個(gè)差分輸出時(shí)，最多總共 18 個(gè)頻率輸出
- 支持可編程擺幅和共模的 1Hz (1PPS) 至 1250MHz 輸出頻率
- 符合 PCIe 第 1 代到第 6 代標(biāo)準(zhǔn)
- I2C 或 3 線/4 線 SPI 接口
LMK5B33414 是一款高性能網(wǎng)絡(luò)同步器和抖動(dòng)清除器，具有小于 5ns 的計(jì)時(shí)精度（D 類），旨在滿足基于以太網(wǎng)的網(wǎng)絡(luò)應(yīng)用的嚴(yán)格要求。
該網(wǎng)絡(luò)同步器集成了三個(gè) DPLL，可通過(guò)可編程環(huán)路帶寬提供無(wú)中斷切換和抖動(dòng)衰減功能，無(wú)需外部環(huán)路濾波器，更大限度地提升了靈活性和易用性。每個(gè) DPLL 相位將配對(duì)的 APLL 鎖定到基準(zhǔn)輸入。
APLL3 具有采用 TI 專有體聲波 (BAW) 技術(shù)的超高性能 PLL，可在 312.5MHz 頻率下生成具有 42fs（典型值）/60fs（最大值）RMS 抖動(dòng)的輸出時(shí)鐘，而不受 DPLL 基準(zhǔn)輸入的頻率和抖動(dòng)特性的影響。APLL2 和 APLL1 提供用于第二或第三頻率域和/或同步域的選項(xiàng)。
基準(zhǔn)驗(yàn)證電路可監(jiān)控 DPLL 參考時(shí)鐘，并在檢測(cè)到切換事件時(shí)在時(shí)鐘間執(zhí)行無(wú)中斷切換?？梢詥⒂昧阊舆t和相位消除，控制從輸入到輸出的相位關(guān)系。
該器件可通過(guò) I2C 或 SPI 接口進(jìn)行全面編程。板載 EEPROM 可用于自定義系統(tǒng)啟動(dòng)時(shí)鐘。該器件還具有出廠默認(rèn)的 ROM 配置文件作為備用選項(xiàng)。
