| Arm CPU | 1 Arm Cortex-A8 |
| Arm MHz (Max.) | 1000 |
| CPU | 32-bit |
| Graphics acceleration | 1 3D |
| Display type | 2 LCD |
| Ethernet MAC | 1-Port 10/100/1000 |
| PCIe | 1 PCIe Gen 2 |
| Hardware accelerators | SGX530 Graphics |
| Operating system | DSP/BIOS, Linux |
| Rating | Catalog |
| Power supply solution | TPS65050 |
| Operating temperature range (C) | 0 to 90 |
- 高性能DaVinci? 視頻處理器
- 高達1GHzARM? Cortex?-A8 RISC 內(nèi)核
- 高達 750MHz C674x? 超長指令字 (VLIW) 數(shù)字信號處理器 (DSP)
- 高達 6000/4500 C674x? MIPS / 每秒百萬個浮點運算 (MFLOPS)
- 與 C67x+?，C64x+? 完全軟件兼容
- ARM? Cortex?-A8 內(nèi)核
- ARMv7 架構(gòu) 順序、雙發(fā)射、超標量體系結(jié)構(gòu)處理器內(nèi)核 NEON? 多媒體架構(gòu) 支持整數(shù)和浮點 Jazelle? RCT 執(zhí)行環(huán)境
- ARM? Cortex?-A8 存儲器架構(gòu)
- 32K 字節(jié)指令和數(shù)據(jù)高速緩存
- 512K 字節(jié)二級 (L2) 高速緩存
- 64K 字節(jié) RAM，48K 字節(jié)啟動 ROM
- TMS320C674x? 浮點 VLIW DSP
- 64 個通用寄存器（32 位）
- 6 個算術(shù)邏輯單元(ALU)（32/64 位）功能單位 支持 32 位整數(shù)，SP（IEEE單精度 / 32位）和DP（IEEE雙精度 / 64位）浮點 每時鐘周期支持高達 4個單精度 (SP) 加法和每 2 個時鐘周期支持高達 4 個雙精度 (DP) 加法 每周期支持多達 2 個浮點（SP 或者 DP）近似倒數(shù)或者平方根運算
- 2 個乘法功能單元 混合精度 IEEE 浮點乘法支持高達： 每時鐘 2 SP x SP → SP 每 2 個時鐘 2 SP x SP → DP 每 3 個時鐘 2 SP x DP → DP 每 4 個時鐘 2 DP x DP → DP 定點乘法支持 2 個 32 x 32 位乘法，4 個包括復(fù)數(shù)乘法的 16 x 16 位乘法，或者 8 個 8 x 8 位乘法
- C674x? 兩級內(nèi)存架構(gòu)
- 具有錯誤檢測碼 (EDC) 的 32K 字節(jié) L1P RAM / 高速緩存
- 32K 字節(jié) L1D RAM / 高速緩存
- 具有錯誤糾正碼 (ECC) 的 256K 字節(jié) L2 單一映射 RAM / 高速緩存
- DSP / 增強型直接內(nèi)存存取 (EDMA) 內(nèi)存管理單元 (DEMMU)
- 將 C674x DSP 和 EDMA TC 存儲器訪問映射到系統(tǒng)地址
- 128K 字節(jié) 片載內(nèi)存控制器 (OCMC) RAM
- 成像子系統(tǒng) (ISS)
- 攝像機傳感器連接用于原始數(shù)據(jù) （最高 16 位）和BT.656/BT.1120 （8/16 位）的并行連接
- 用于處理來自攝像機傳感器的圖像/視頻數(shù)據(jù)的圖像傳感器接口 (ISIF)
- 調(diào)整器將圖像/視頻的尺寸從 1/16x 調(diào)整為 8x同時生成兩個差分大小調(diào)整輸出
- 可編程高清視頻圖像協(xié)處理器 (HDVICP v2) 引擎
- 編碼、解碼、轉(zhuǎn)碼操作
- H.264， MPEG2， VC1， MPEG4， SP/ASP， JPEG/MJPEG
- 媒體控制器
- 控制 HDVPSS，HDVICP2， 和 ISS
- SGX530 3D 圖形引擎
- 每秒傳送高達25個多邊形
- 通用型可擴縮渲染引擎
- Direct3D支持移動，OpenGLES 1.1 和 2.0，OpenVG 1.0，OpenMax API
- 高級幾何 DMA 驅(qū)動型操作
- 可編程 HQ 圖像抗混疊處理
- 字節(jié)序
- ARM/DSP 指令/數(shù)據(jù)–小端序
- 高清 (HD) 視頻處理子系統(tǒng) (HDVPSS)
- 兩個 165MHz HD 音頻捕捉輸入 一個 16/24 位輸入，可分成雙 8位 SD 捕捉端口 一個 8/16/24 位輸入 一個單 8 位輸入
- 兩個 165MHz HD 視頻顯示輸出 一個 16/24/30 位和一個 16/24 位輸出
- 復(fù)合或者 S-視頻 模擬輸出
- MacroVision? 支持可用
- 具有集成物理層 (PHY) 的數(shù)字 HDMI 1.3 發(fā)射器
- 諸如掃描/格式/速率轉(zhuǎn)換的高級視頻處理特性
- 3 個圖形層和組合器
- 雙32 位DDR2/DDR3 SDRAM 接口
- 支持高達DDR2-800和 DDR3-800
- 高達八個x 8 器件總共 2GB 的總地址空間
- 動態(tài)內(nèi)存管理器 (DMM) 可編程多區(qū)域內(nèi)存映射和交錯 實現(xiàn)了高效 2D 成組存取 支持 0°，90°，180°，或者 270° 方向和鏡像上的平鋪目標 優(yōu)化了交錯存取
- 通用內(nèi)存控制器 (GPMC)
- 8/16 位多路復(fù)用地址/數(shù)據(jù)總線
- 在最多 8 個芯片選擇間分配的 512M 字節(jié)總地址空間
- 到 NOR 閃存，NAND 閃存 （BCH / 海明錯誤碼檢測），SRAM 和偽 SRAM 的無粘結(jié)邏輯接口
- GPMC 之外的錯誤定位器模塊 (ELM) 為 NAND 提供了高達 16 位 / 512 字節(jié)的硬件 ECC
- 針對到 FPGA，CPLD，ASIC 等接口的靈活異步協(xié)議控制
- 增強型直接內(nèi)存存取 (EDMA)控制器
- 4 個傳輸控制器
- 64/8 獨立 DMA/QDMA 通道
- 帶有選項開關(guān)的雙端口 以太網(wǎng) (10/100/1000 Mb/s)
- 符合 IEEE 802.3 標準（只適用于 3.3V I/O）
- MII/RMII/GMII/RGMII 媒介獨立接口 (I/F)
- 管理數(shù)據(jù) I/O (MDIO) 模塊
- 復(fù)位隔離
- IEEE-1588 時間標記 和工業(yè)用以太網(wǎng)協(xié)議
- 具有集成型 PHY 的雙 USB 2.0 端口
- USB2.0 高速/全速客戶端
- USB2.0 高速/全速/低速主機，或者如影隨形 (OTG)
- 支持端點 0-15
- 一個帶有集成 PHY 的 PCI 快速 2.0 端口
- 帶有一條每秒 5.0GT 線道的單一端口
- 可配置為根聯(lián)合體或者端點
- 8 個 32 位通用定時器 （定時器 1--8）
- 1 個系統(tǒng)看門狗定時器 (WDT 0)
- 六個 可配置 UART/IrDA/CIR 模塊
- 具有調(diào)制解調(diào)器 (Modem) 控制信號的 UART0
- 支持高達 3.6864Mbps 的 UART0/1/2
- 支持高達 12Mbps UART3/4/5
- SIR，MIR，F(xiàn)IR (4.0 MBAUD)，和 CIR
- 四個 串行外設(shè)接口 (SPI) [高達 48MHz]
- 每個具有四個芯片選擇
- 三個 MMC/SD/SDIO 串行接口 [高達 48MHz]
- 其中三個支持高達 1/4/8 位模式
- 雙控制器局域網(wǎng) (DCAN) 模塊
- CAN 版本 2 部分 A，B
- 四個 集成電路間 (I2C Bus?) 端口
- 六個 多通道音頻串行端口 (McASP)
- 雙路十串化器發(fā)射/接收端口
- 四路四串化器發(fā)射/接收端口
- 具有用于 S/PDIF 的動態(tài)互聯(lián)網(wǎng)技術(shù) (DIT) 功能（所有端口）
- 多通道緩沖串口 (McBSP)
- 發(fā)射/接收時鐘高達 48MHz
- 2 個時鐘區(qū)和 2 個串行數(shù)據(jù)引腳
- 支持時分復(fù)用 (TDM)，I2S，和相似格式
- 帶有集成 PHY 的串行 ATA (SATA) 3.0Gbps 控制器
- 到一個硬盤驅(qū)動的直接接口
- 來自多達 32 個入口的硬件輔助本機命令隊列 (NCQ)
- 支持端口乘法器和基于命令的交換
- 實時時鐘 (RTC)
- 一次或者周期性中斷生成
- 多達 128 個通用 I/O (GPIO) 引腳
- 一個具有 128 個硬件信號量的自旋鎖模塊
- 一個具有 12 個郵箱的郵箱模塊
- 片上 ARM ROM 引導(dǎo)加載程序 (RBL)
- 電源、復(fù)位、和時鐘管理
- 多重獨立內(nèi)核電源域
- 多重獨立內(nèi)核電壓域
- 每個電壓域支持三個運行點 (OPP166/120/100)
- 針對子系統(tǒng)和外設(shè)的時鐘啟用/禁用控制
- 用于調(diào)試的 32KB 嵌入式跟蹤緩沖器 (Embedded Trace Buffer? (ETB?) ) 和 5 引腳跟蹤接口
- 可兼容 IEEE-1149.1 (JTAG)
- 684 引腳無鉛型 BGA 封裝 （CYE 后綴），0.8mm 焊球間距，并采用 Via Channel? 技術(shù)來降低 PCB 成本
- 45nm CMOS 技術(shù)
- 用于普通 I/O 的 1.8/3.3V 雙電壓緩沖器
TMS320DM814xDaVinci? 視頻處理器是一款高度集成的、可編程平臺，此平臺借助 TI 的DaVinci? 處理器技術(shù)優(yōu)勢來滿足下列應(yīng)用：HD 視頻會議 - Skype 端點、視頻監(jiān)控 DVR，IP 網(wǎng)絡(luò)攝像頭、數(shù)字標牌、媒體播放器/適配器、移動醫(yī)療成像、網(wǎng)絡(luò)投影儀、和家用音頻/視頻設(shè)備只是其中很少的一部分應(yīng)用。
憑借全集成化混合處理器解決方案所具有的極大靈活性，該器件使得原始設(shè)備制造商 (OEM) 和原始設(shè)計制造商 (ODM) 能夠?qū)碛蟹€(wěn)健的操作系統(tǒng)支持、豐富的用戶界面以及高處理性能的設(shè)備迅速投放市場。 此器件還將可編程視頻和音頻處理與一個高度集成的外設(shè)集組合在一起。
TMS320DM814x DaVinci? 視頻處理器還使 OEM 和 ODM 擁有了新的處理器可擴縮性及軟件重用性水平。 在一個設(shè)計中使用 AM387x 處理器且發(fā)現(xiàn)有機會制造具有添加特性的類似產(chǎn)品的 OEM 和 ODM 可擴展升級至德州儀器 (TI) 生產(chǎn)的引腳兼容且軟件兼容的 TMS320DM814x 處理器。 TMS320DM814x DaVinci? 視頻處理器在 AM38x 的硬件上添加了一個強大的 C674x? DSP 內(nèi)核以及一個視頻編碼器/解碼器。 此外，使用 AM387x 或者 DM814x 處理器且需要更快 ARM 和/或者 DSP 內(nèi)核性能的 OEM 或者 ODM 可擴展升級到具有的更高內(nèi)核速度且軟件兼容的 AM389x，TMS320C6A816x，或者 TMS320DM816x 器件。
可編程性由一個具有Neon? 擴展的 ARM Cortex?-A8 RISC CPU ，TI C674x VLIW 浮點 DSP 內(nèi)核，和高清視頻/成像協(xié)處理器提供。 ARM 使得開發(fā)人員能夠?qū)⒖刂乒δ芘c在 DSP 和協(xié)處理器上進行編程的 A/V 算法分離開來，從而降低了系統(tǒng)軟件的復(fù)雜程度。 帶有 Neon? 浮點擴展的 ARM Cortex?-A8 32 位 RISC 內(nèi)核包括：32K 字節(jié) (KB) 的指令高速緩存；32KB 數(shù)據(jù)高速緩存；512KB L2 高速緩存；48KB 啟動 ROM；和 64KB RAM。
豐富的外設(shè)集提供了控制外圍設(shè)備以及與外部處理器進行通信的功能。 如需了解每個外設(shè)的詳細信息，請參見本文件中的有關(guān)章節(jié)以及相關(guān)聯(lián)的外設(shè)參考指南。 外設(shè)集包括：HD 視頻處理子系統(tǒng)；雙端口千兆比特以太網(wǎng) MAC (10/100/1000 Mbps) [以太網(wǎng)開關(guān)]，帶有支持 IEEE-1588 時間標記和工業(yè)以太網(wǎng)協(xié)議的MII/RMII/GMII/RGMII 和 MDIO 接口；兩個具有集成 2.0 PHY 的 USB 端口；PCIe x1 GEN2 兼容接口；兩個十路串化器 McASP 音頻串行接口（帶有 DIT 模式）；四個四路串化器 McASP 音頻串行端口 (帶有 DIT 模式)；一個 McBSP 多通道經(jīng)緩沖串行端口；六個支持 IrDA 和 CIR 的 UART；四個 SPI 串行接口；三個 MMC/SD/SDIO 串行接口；四個 I2C 主/從接口；一個并行攝像機接口 (CAM)；高達 128 個通用 IO (GPIO)；八個 32 位通用定時器；系統(tǒng)安全裝置定時器；雙 DDR2/DDR3 SDRAM 接口；靈活的 8/16 位異步內(nèi)存接口；兩個控制器局域網(wǎng) (DCAN) 模塊；一個自旋鎖；郵箱；和串行硬盤驅(qū)動接口 (SATA 300)。
TMS320DM814x DaVinci? 視頻處理器還包括一個高清視頻/成像協(xié)處理器 2 (HDVICP2)，和一個 SGX530 3D 圖形引擎以分擔(dān) DSP 內(nèi)核上很多的視頻和成像處理任務(wù)，這使得更多的 DSP MIPS 可用于普通視頻和成像算法。 此外，它還擁有一整套用于 ARM 及 DSP 的開發(fā)工具。這些開發(fā)工具包括 C 語言編譯器、用于簡化程序設(shè)計和調(diào)度的 DSP 匯編優(yōu)化器以及旨在將可視性引入源代碼執(zhí)行的 Microsoft? Windows? 調(diào)試程序界面。
C674x DSP 內(nèi)核是一款 TMS320C6000? DSP 平臺內(nèi)的高性能浮點 DSP 產(chǎn)品，它與前一代 C64x 定點和 C67x 浮點 DSP 產(chǎn)品代碼兼容。 C674x 浮點 DSP 處理器使用帶有 EDC 的 32KB L1 程序內(nèi)存和 32KB 的 L1 數(shù)據(jù)內(nèi)存。 多達 32KB 的 L1P 可被配置為程序高速緩存。 剩余的是不可高速緩存的無等待狀態(tài)程序內(nèi)存。 多達 32KB 的 L1D 可被配置為數(shù)據(jù)高速緩存。 剩余的是不可高速緩存的無等待狀態(tài)數(shù)據(jù)內(nèi)存。 DSP 具有帶 ECC 的 256KB L2 RAM，它可被定義為 SRAM、L2 高速緩存或此二者的某種組合。 所有的 C674x L3 及片外存儲器存取均通過一個 MMU 來選定路由。
