LFE5U-25F-6BG256C，F(xiàn)PGA - 現(xiàn)場(chǎng)可編程門陣列 Lattice ECP5; 24.3K LUTs; 1.1V
LFE5U-25F-6BG256C，F(xiàn)PGA - 現(xiàn)場(chǎng)可編程門陣列 Lattice ECP5; 24.3K LUTs; 1.1V
LFE5U-25F-6BG256C，F(xiàn)PGA - 現(xiàn)場(chǎng)可編程門陣列 Lattice ECP5; 24.3K LUTs; 1.1V
LFE5U-25F-6BG256C，F(xiàn)PGA - 現(xiàn)場(chǎng)可編程門陣列 Lattice ECP5; 24.3K LUTs; 1.1V
ECP5?/ECP5-5克? FPGA器件系列經(jīng)過優(yōu)化，可在經(jīng)濟(jì)的FPGA結(jié)構(gòu)中提供高性能功能，如增強(qiáng)的DSP架構(gòu)、高速SerDes（串行化器/解串行化器）和高速源同步接口。這種結(jié)合是通過器件架構(gòu)的進(jìn)步和40nm技術(shù)的使用實(shí)現(xiàn)的，使器件適合于高容量、高速和低成本應(yīng)用。
ECP5/ECP5-5G設(shè)備系列包含84k個(gè)邏輯元件的查找表（LUT）容量，并支持多達(dá)365個(gè)用戶I/O。ECP5/ECP5-5G設(shè)備系列還提供多達(dá)156個(gè)18×18乘法器和廣泛的并行I/O標(biāo)準(zhǔn)。
ECP5/ECP5-5G FPGA結(jié)構(gòu)經(jīng)過優(yōu)化，具有低功耗和低成本的高性能。ECP5/ECP5-5G設(shè)備利用可重構(gòu)SRAM邏輯技術(shù)，并提供流行的構(gòu)建塊，如基于LUT的邏輯、分布式和嵌入式存儲(chǔ)器、鎖相環(huán)（PLL）、延遲鎖定環(huán)（DLL）、預(yù)設(shè)計(jì)源同步I/O支持、增強(qiáng)的sysDSP片和高級(jí)配置支持，包括加密和雙引導(dǎo)功能。
ECP5/ECP5-5G設(shè)備系列中實(shí)現(xiàn)的預(yù)設(shè)計(jì)源同步邏輯支持廣泛的接口標(biāo)準(zhǔn)，包括DDR2/3、LPDDR2/3、XGMII和7:1 LVDS。
ECP5/ECP5-5G設(shè)備系列還具有具有專用物理編碼子層（PCS）功能的高速SerDes。高抖動(dòng)容限和低傳輸抖動(dòng)允許SerDes plus PCS塊配置為支持一系列流行的數(shù)據(jù)協(xié)議，包括PCI Express?、以太網(wǎng)（XAUI、GbE和SGMII）和CPRI。使用前光標(biāo)和后光標(biāo)的發(fā)射去加重以及接收均衡設(shè)置使SerDes適合于通過各種形式的媒體進(jìn)行發(fā)射和接收。
ECP5/ECP5-5G設(shè)備還提供靈活、可靠和安全的配置選項(xiàng)，如雙引導(dǎo)功能、位流加密和TransFR字段升級(jí)功能。
與ECP5UM設(shè)備相比，ECP5-5G系列設(shè)備在SerDes中做了一些改進(jìn)。這些增強(qiáng)功能將SerDes的性能提高到5 Gb/s數(shù)據(jù)速率。
ECP5-5G系列設(shè)備與ECP5UM設(shè)備針對(duì)針兼容。這允許您將設(shè)計(jì)從ECP5UM移植到ECP5-5G設(shè)備，以獲得更高的性能。
格子鉆石? 設(shè)計(jì)軟件允許使用ECP5/ECP5-5G FPGA系列有效地實(shí)現(xiàn)大型復(fù)雜設(shè)計(jì)。ECP5/ECP5-5G設(shè)備的合成庫支持可用于流行的邏輯合成工具。Diamond工具使用合成工具輸出及其樓層規(guī)劃工具的約束條件，在ECP5/ECP5-5G設(shè)備中放置和布線設(shè)計(jì)。這些工具從路由中提取定時(shí)，并將其反注釋到設(shè)計(jì)中，以進(jìn)行定時(shí)驗(yàn)證。
萊迪思為ECP5/ECP5-5G系列提供了許多預(yù)設(shè)計(jì)的IP（知識(shí)產(chǎn)權(quán)）模塊。通過使用這些可配置的軟核IP作為標(biāo)準(zhǔn)化塊，設(shè)計(jì)師可以自由地專注于其設(shè)計(jì)的獨(dú)特方面，從而提高生產(chǎn)力。
1.1.特點(diǎn)
?提高邏輯密度，提高系統(tǒng)集成度
?12k至84k LUT
?197至365個(gè)用戶可編程I/O
?嵌入式SerDes
?270 Mb/s，最高3.2 Gb/s，SerDes接口（ECP5）
?270 Mb/s，最高5.0 Gb/s，SerDes接口（ECP5-5G）
?支持RDR（1.62 Gb/s）和HDR中的eDP
?（2.7 Gb/s）
?每個(gè)設(shè)備最多四個(gè)通道：PCI Express、以太網(wǎng)（1GbE、SGMII、XAUI）和CPRI
?系統(tǒng)DSP?
?完全可級(jí)聯(lián)的切片架構(gòu)
?12至160個(gè)切片，實(shí)現(xiàn)高性能乘法和累加
?強(qiáng)大的54位ALU操作
?時(shí)分復(fù)用MAC共享
?舍入和截?cái)?/p>
?每個(gè)切片支持
一半36×36，兩個(gè)18×18或四個(gè)9×9乘法器
高級(jí)18×36 MAC和18×18乘法累加（MMAC）操作
?靈活的內(nèi)存資源
?最高3.744 Mb sysMEM? 嵌入式塊RAM（EBR）
?194k至669k位分布式RAM
?sysCLOCK模擬PLL和DLL
?LFE5-45和LFE5-85中的四個(gè)DLL和四個(gè)PLL；LFE5-25和LFE5-12中的兩個(gè)DLL和兩個(gè)PLL
?預(yù)設(shè)計(jì)源同步I/O
?I/O單元中的DDR寄存器
?專用讀/寫調(diào)平功能
?專用傳動(dòng)邏輯
?源同步標(biāo)準(zhǔn)支持
?ADC/DAC，7:1級(jí)，XGMII
?高速ADC/DAC設(shè)備
?專用DDR2/DDR3和LPDDR2/LPDDR3內(nèi)存支持，具有DQS邏輯，數(shù)據(jù)速率高達(dá)800 Mb/s
?可編程系統(tǒng)I/O? 緩沖區(qū)支持多種接口
?芯片端接
?LVTTL和LVCMOS 33/25/18/15/12
?不銹鋼18/15 I，II
?HSUL12
?LVDS、總線LVDS、LVPECL、RSDS、MLVDS
?subLVDS和SLVS，SoftIP MIPI D-PHY
接收機(jī)/發(fā)射機(jī)接口
?靈活的設(shè)備配置
?用于配置I/O的共享庫
?SPI啟動(dòng)閃存接口
?支持雙引導(dǎo)映像
?從SPI
?TransFR? 用于簡(jiǎn)單字段更新的I/O
?單一事件故障（SEU）緩解支持
?軟錯(cuò)誤檢測(cè)–嵌入式硬宏
?軟錯(cuò)誤糾正–無需停止用戶操作
?軟錯(cuò)誤注入–模擬SEU事件以調(diào)試系統(tǒng)錯(cuò)誤處理
?系統(tǒng)級(jí)支持
?符合IEEE 1149.1和IEEE 1532
?顯示邏輯分析儀
?用于初始化和通用的片上振蕩器
?ECP5的V芯電源，ECP5UM5G的1.2 V芯電源
