WINBOND/華邦 W971GG6SB25I FBGA DDR SDRAM存儲器

1.概述W971GG6SB是1G位DDR2 SDRAM，組織為8388608個(gè)字? 8個(gè)銀行? 16位。該器件實(shí)現(xiàn)了高達(dá)1066Mb/sec/pin（DDR2-1066）的高速傳輸速率，適用于各種應(yīng)用。W971GG6SB分為以下等級部分：-18、18I、-25、25I和-3。-18和18I級分離器符合DDR2-1066（6-6-6）規(guī)范（18I工業(yè)級，保證支持-40°C≤TCASE≤95°C）。-25和25I級零件符合DRR2-800（5-5-5）或DDR2-800（6-6-6）規(guī)范（保證支持-40°C≤TCASE≤95°C的25I工業(yè)級零件）。-3級零件符合DDR2-667（5-5-5）規(guī)范。所有的控制和地址輸入都與一對外部提供的差分鎖同步。輸入被鎖存在差分時(shí)鐘的交叉點(diǎn)（CLK上升和CLK下降）。所有I/O都以源同步方式與單端DQS或差分DQS-DQSpair同步

2.特點(diǎn)? 電源：VDD，VDDQ=1.8V±0.1V? 雙數(shù)據(jù)速率架構(gòu)：每個(gè)時(shí)鐘周期兩次數(shù)據(jù)傳輸? CAS延遲：3、4、5、6和7? 突發(fā)長度：4和8? 雙向差分?jǐn)?shù)據(jù)選通（DQS和DQS）與數(shù)據(jù)一起發(fā)送/接收? 邊緣與讀取數(shù)據(jù)對齊，中心與寫入數(shù)據(jù)對齊? DLL將DQ和DQS轉(zhuǎn)換與時(shí)鐘對齊? 差分時(shí)鐘輸入（CLK和CLK）? 寫入數(shù)據(jù)的數(shù)據(jù)掩碼（DM）? 在每個(gè)正CLK邊緣、數(shù)據(jù)和數(shù)據(jù)掩碼上輸入的命令都參考DQS的兩個(gè)邊緣? PostedCAS支持可編程附加延遲，提高命令和數(shù)據(jù)總線效率? 讀取延遲=加性延遲加CAS延遲（RL=AL+CL）? 片外驅(qū)動(dòng)器阻抗調(diào)整（OCD）和片內(nèi)端接（ODT），以獲得更好的信號質(zhì)量? 讀取和寫入突發(fā)的自動(dòng)預(yù)充電操作? 自動(dòng)刷新和自刷新模式? 預(yù)充電斷電和主動(dòng)斷電? 寫入數(shù)據(jù)掩碼? 寫入延遲=讀取延遲-1（WL=RL-1）? 接口：SSTL_18? 包裝在WBGA 84球（8x12.5 mm2）中，使用符合RoHS標(biāo)準(zhǔn)的無鉛材料