1.概述W9425G6KH是一種CMOS雙數(shù)據(jù)速率同步動態(tài)隨機存取存儲器（DDRSDRAM），組織為4194304個字? 4個銀行? 16位。W9425G6KH可提供高達每秒400M個字的數(shù)據(jù)帶寬。為了完全符合個人計算機行業(yè)標準，W9425G6KH被分為兩個速度等級：5和-5I。-5級和-5I級符合DR400/CL3規(guī)范（-5I工業(yè)級，保證支持-40°C≤TA≤85°C）。所有輸入?yún)⒖糃LK的正邊緣（DQ、DM和CKE除外）。差分時鐘的定時參考點是當CLK和CLK信號在轉換期間交叉時。寫入和讀取數(shù)據(jù)和DQS（數(shù)據(jù)選通）的兩個邊緣同步。通過具有可編程模式寄存器，系統(tǒng)可以改變突發(fā)長度、延遲周期、交織或順序突發(fā)，以最大限度地提高其性能。W9425G6KH是高性能應用中主存儲器的理想選擇。
2.特點? 用于DDR400的2.5V±0.2V電源? 高達200 MHz的時鐘頻率? 雙數(shù)據(jù)速率架構；每個時鐘周期兩次數(shù)據(jù)傳輸? 差分時鐘輸入（CLK和CLK）? DQS與用于讀取的數(shù)據(jù)邊緣對齊；與寫入數(shù)據(jù)居中對齊? CAS延遲：2、2.5和3? 突發(fā)長度：2、4和8? 自動刷新和自刷新? 預充電斷電和主動斷電? 寫入數(shù)據(jù)掩碼? 寫入延遲=1? 7.8μS刷新間隔（8K/64 mS刷新）? 最大突發(fā)刷新周期：8? 接口：SSTL_2? TSOP II 66引腳封裝，采用無鉛材料，符合RoHS標準
