Altera系列可編程邏輯器材的構造和原理

　　一、Altera系列器材的功用特色與分類

　　Altera公司的系列器材具有高密度和運用靈敏等杰出的功用，它除了具有通常PLD的通常特色外，還具有改善的構造、領先的處理技能、現(xiàn)代化的開發(fā)東西以及多種宏（Mega）功用等長處，因而Altera公司的CPLD系列器材如今在市場上占有較大的優(yōu)勢。

　　Altera系列器材首要有三大類：MAX系列；FLEX系列；以及領先的可編程單元陣列

　　二、Altera系列器材的構造和原理

　　1．MAX7000系列器材

　　MAX7000系列包括MAX7000E、MAX7000S和MAX7000A器材。

　?。?）MAX7000系列的特色

　?。?）MAX7000S/E器材構造

　　MAX7000S/E器材內(nèi)部包括宏單元（Microcells）、邏輯陣列塊（LAB）、拓展乘積項（EPT）、可編程連線陣列（PIA）和I/O操控塊五有些。MAX7000S/E還富含四個專用輸入，它們既可用作通用輸入，也可作為每個宏單元和I/O引腳的高速、大局操控信號：時鐘（Clock）、鏟除（Clear）及兩個輸出使能（Output Enable）信號。

　　7000S/E器材的構造圖

　　1）邏輯陣列塊（LAB）

　　每個LAB由16個宏單元陣列構成，多個LAB經(jīng)過可編程互連陣列（即大局總線PIA）銜接在一同。

　　2）宏單元（Microcells）

　　器材的宏單元可以單獨地裝備成組合邏輯和時序邏輯等作業(yè)辦法。每個宏單元由邏輯陣列、乘積項挑選矩陣和可編程寄存器等三個功用塊構成。

　　7000S/E器材宏單元構造圖

　　3）拓展乘積項（EPT）

　　每個LAB有16個同享拓展項。同享拓展項即是由每個宏單元供應一個未投入運用的乘積項，并將它們反相后反響到邏輯陣列中，以便于會集運用。每個同享拓展乘積項可被地址的LAB內(nèi)恣意或悉數(shù)宏單元運用和同享，以完結凌亂的邏輯功用。選用同享拓展項后會發(fā)作一個較短的延時tSEXP。

　　4）可編程連線陣列（PIA）

　　悉數(shù)MAX7000S/E器材的專用輸入、I/O和宏單元輸出均饋送到可編程連線陣列，經(jīng)過在可編程連線陣列上布線，把各個LAB互相銜接而構成所需的邏輯。再將這些信號送到這些器材內(nèi)的各個當?shù)亍?/p>

　　MAX7000S/E的PIA具有固定的延時。因而，PIA消除了信號之間的推遲偏移，使得時刻功用更簡略猜測。

　　5）I/O操控塊

　　I/O操控塊的內(nèi)部首要由一個大局輸出使能信號中的一個操控的三態(tài)緩沖器構成。當三態(tài)緩沖器的操控端接地時，輸出為高阻態(tài)。此刻，I/O引腳可用做專用輸入引腳。當三態(tài)緩沖器的操控端接高電往常，輸出被使能（即有用），I/O操控塊答應每個I/O引腳單獨地裝備為輸入、輸出和雙向作業(yè)辦法。

　　2．FLEX十K系列器材

　　FLEX十K系列器材包括FLEX十K、FLEX十KA、FLEX十KB、FLEX十KE和FLEX十KV等5種系列。FLEX十K系列器材初次選用嵌入式陣列，其容量高達250，000門。因為它的高密度和易于在計劃中完結凌亂宏函數(shù)和存儲器，因而，可以把一個子體系集成在單一芯片上，而每個FLEX十K器材都包括一個嵌入式陣列，每一個嵌入式陣列可以完結專用的功用，因而嵌入式陣列可以削減芯片的體積，使其運轉速度更快，運用愈加靈敏。

　　FLEX十K首要由嵌入式陣列塊（EAB）、邏輯陣列塊（LAB）、迅速通道連線（Fast Track）和I/O單元四有些構成。

　　1）嵌入式陣列

　　FLEX十K中的嵌入式陣列是由一系列EAB構成的。嵌入式陣列即可完結邏輯功用又可完結存儲功用。

　　2）邏輯陣列

　　邏輯陣列是由一系列邏輯陣列塊（LAB）構成的。

　　3）迅速通道（Fast Track）

　　迅速通道連線供應FLEX十K器材內(nèi)部信號的互連和器材引腳之間的信號互連，它是貫穿器材長、寬的迅速接連通道，由遍布悉數(shù)器材的行連線帶和列連線帶構成的。

　　4）I/O單元（IOE）

　　FLEX十K器材的I/O引腳是由一些I/O單元（IOE）驅動的。IOE坐落迅速通道的行和列的結尾，每個IOE有一個雙向I/O緩沖器和一個觸發(fā)器。當IOE作為專用時鐘引腳時，這些寄存器供應了格外的功用。當它作為輸入時，可供應少于4.2ns的樹立時刻和0ns的堅持時刻；而作為輸出時，這些寄存器可供應少于5.7ns的時鐘到輸出的時刻。

　　FLEX十K器材系列的構造

　　三、鴻溝掃描測驗技能

　　鴻溝掃描測驗技能（Boundary Scan Testing，BST），首要用于處理可編程邏輯器材芯片的測驗疑問。跟著微電子技能、微封裝技能和印制板制作技能的不斷開展，印制電路板變得越來越小，密度越來越大，凌亂程度越來越高。假如依然沿襲傳統(tǒng)的外探針測驗法對芯片和電路板進行悉數(shù)徹底地測驗，就難于完結。

　　在20世紀80年代，聯(lián)合測驗舉動組（Joint Test Action Group，JTAG）開發(fā)了IEEE1149.1-1990鴻溝掃描測驗技能規(guī)范。該規(guī)范供應了有用地測驗引線距離較密的電路板上芯片的才干。

　　1．鴻溝掃描測驗技能簡介

　　這種測驗可在器材正常作業(yè)時捕獲功用數(shù)據(jù)。器材的鴻溝掃描單元可以迫使邏輯追尋引腳信號，或是從引腳或器材中心邏輯信號中捕獲數(shù)據(jù)。強行參加的測驗數(shù)據(jù)串行地移入鴻溝掃描單元，捕獲的數(shù)據(jù)串行移出并在器材外部同預期的成果進行比照。

　　鴻溝掃描測驗辦法

　　2．器材的BST構造

　　規(guī)范的鴻溝掃描測驗只需求五根信號線，即TDI（測驗數(shù)據(jù)輸入）、TDO（測驗數(shù)據(jù)輸出）、TMS（測驗辦法挑選）和TCK（測驗時鐘輸入），TRST（測驗復位輸入）可以對電路板上悉數(shù)支撐鴻溝掃描的芯片內(nèi)部邏輯和鴻溝管腳進行測驗。運用鴻溝掃描技能可以增強芯片、電路板乃至體系的可測驗性。