基于FPGA器件實現(xiàn)大容量高速存儲系統(tǒng)的方案設計

1、概述

數(shù)據(jù)存儲設備是航天器的關鍵設備之一，為各種空間試驗或探測數(shù)據(jù)的采集、存儲以及在軌處理等方面提供了重要的支撐平臺。隨著航天電子技術的發(fā)展，人們面臨的數(shù)據(jù)處理任務愈來愈繁重，對數(shù)據(jù)采集速率、數(shù)據(jù)采集系統(tǒng)的存儲量等都提出了越來越高的技術要求。當前，以FLASH（閃速存儲器）為基本存儲介質的大容量固態(tài)存儲器己經(jīng)成為當前航天器數(shù)據(jù)存儲的主流方案之一。閃速存儲器（ flash memory，簡稱閃存）是由EEPROM發(fā)展起來的一種新興的存儲器件，由于其具有非易失性、成本低、密度大、功耗小、可在線重復編程和擦除、具有抗震動和沖擊、溫度適應范圍寬等特點，得到了非常廣泛的應用。同時，由于目前的FPGA技術比較成熟、編程方便、控制靈活，而且可以通過軟件實現(xiàn)各種接口功能，因此在高速數(shù)據(jù)采集和存儲中采用FPGA作為控制部分，可以提高系統(tǒng)處理得速度及系統(tǒng)的靈活性和適應性。

本文介紹了一種以FPGA作為控制器，F(xiàn)LASH MEMORY作為主存儲器的大容量高速存儲系統(tǒng)方案，并對關鍵技術及實現(xiàn)途徑進行了論述，在存儲容量及存儲速度上實現(xiàn)了突破。

2 、系統(tǒng)方案設計

超大容量高速存儲系統(tǒng)主要由高速總線、中心控制邏輯以及存儲單元組成，其中存儲單元是核心部分。該系統(tǒng)要實現(xiàn)超大容量數(shù)據(jù)的存儲，達到96GB的存儲容量，共使用了三個存儲模塊，其原理框圖如圖1所示。其中，每個存儲模塊有兩個存儲通道，每個通道采用16片1GB的FLASH，則可達到單通道存儲容量為16GB，單個存儲模塊的存儲容量為32GB，要想繼續(xù)增大存儲容量，則可通過增加存儲器組的方式。其中，由于存儲模塊的容量要求非常大，因此選取K9K8G08U0M作為存儲模塊的組成單元，每片容量為1GB，讀寫速度高達40MB/s。

每組存儲器按40MB/s的讀寫速度，F(xiàn)lash Memory每頁（2KB）的編程時間最高為700us，則每頁（2KB）所需的時間TW為：

TW=1/40M×2048=25ns×2048=51.2us

用分頁寫入的方式來讀寫Flash，一共需要≥700÷51.2=14片串聯(lián)，就可以以40MB/s的全速寫入速度操作Flash。每組存儲器的讀寫速度為Sc（這里設存儲器的讀寫速度為40MB/s），存儲器的數(shù)據(jù)總線寬度為8位（1字節(jié)），共有n組存儲器讀寫接口可以并行完成讀寫操作，則總的讀寫速度Sg為：

Sg = Sc × n = 40MB/s ×n

圖1 高速大容量存儲模塊原理框圖

3、 系統(tǒng)工作時序及邏輯控制

存儲模塊共有三個工作狀態(tài)：讀、寫及擦除。系統(tǒng)上電后進入初始化狀態(tài)，可編程邏輯器件根據(jù)輸入狀態(tài)判斷是進入讀、寫、擦除中的哪一個狀態(tài)。所有的邏輯控制都是由可編程邏輯控制器（FPGA）來完成。

3.1 FLASH數(shù)據(jù)循環(huán)寫入技術

本設計采用16片F(xiàn)LASH數(shù)據(jù)循環(huán)寫入技術，在每次讀、寫及擦除操作前都要對每一片F(xiàn)LASH進行無效塊判斷操作。若判斷某一緩沖區(qū)為無效塊，則跳過，繼續(xù)下一塊操作。每一片F(xiàn)LASH一頁的數(shù)據(jù)緩沖區(qū)為2KB，最快寫入速度為40MB/s，可計算出寫入一頁緩沖區(qū)數(shù)據(jù)需要時間約為50us，而對一頁緩沖區(qū)的數(shù)據(jù)進行編程典型時間為200us，最長時間為700us，將16片F(xiàn)LASH構成存儲器陣列，共32KB的數(shù)據(jù)緩沖區(qū)，其連續(xù)循環(huán)寫入速度為40MB/s，完成16片F(xiàn)LASH的寫操作需要800us，大于頁編程的最長時間，使得循環(huán)16片頁寫入操作，保證第一頁編程操作完成。依次操作，直至將所有存儲器寫滿。在一個通道存儲完畢之后，由FPGA內(nèi)部的通道切換模塊將通道切換至另一通道繼續(xù)存儲。

3.2 無效塊的處理

在使用大容量FLASH存儲器時無效塊的處理是首要考慮的問題，本設計中在每次讀、寫和擦除操作前都要對每一片F(xiàn)LASH進行無效塊判斷操作。過程是：上電判斷無效塊，無效塊標志在每一塊的第1頁或第2頁的2048列地址上，為非11111111時為無效塊，先判斷第一

頁為無效，跳到下一塊；若第一頁為有效再判斷第二頁，若第二頁為非11111111，則該塊也是無效塊，跳到下一塊進行處理。無效塊識別時序如圖2所示。

圖2 無效塊識別時序

3.3 程序流程及地址管理

使用VHDL編寫程序的流程如圖3所示，由于在對FLASH的操作中有對無效塊的操作，所以如果順序進行讀寫擦除操作，在單路16片F(xiàn)LASH芯片的地址管理上將會出現(xiàn)混亂。所以采取的地址管理方法是：

（1） 在進行讀、寫、擦除之前，均先對無效塊進行識別；

（2） 確定是無效塊時，直接跳至下一片，塊地址不變；

（3） 確定不是無效塊時，直接對其進行讀、寫、擦除操作；

（4） 在讀和擦除狀態(tài)時，通過等待R/B信號進入下一塊的操作，而在寫狀態(tài)時不等待R/B信號，在上一塊編程的同時下一塊也開始進入寫操作，在一次片選循環(huán)完成后統(tǒng)計無效塊的個數(shù)，等待16片全部編程完成后，再將片選加一進入下一次循環(huán)。

圖3 程序流程圖

3.4 多模塊同時寫入方式

要想達到大容量存儲，必須采用多個存儲模塊同時存儲的方式，具體是由外部的主控制模塊調度采集模塊向具體的存儲模塊傳輸數(shù)據(jù)，可采用輪詢的方式來選擇存儲模塊。如圖4所示，通過外部的控制卡設置存儲模塊的地址，先存001號存儲模塊，然后002號，之后003號，再返回001號，每次傳輸X個字節(jié)后切換存儲模塊（X可根據(jù)需要自行設定），由主控制模塊來控制傳輸?shù)姆较颉?/p>

4、 結束語

本文提出了一種實現(xiàn)超大容量數(shù)據(jù)存儲的方案，采用層次化設計思想，將整個系統(tǒng)分成幾個模塊，再將整個存儲區(qū)間分成若干個獨立的子模塊分別進行存儲，每個模塊可以自行管理，可根據(jù)需要靈活改變存儲容量；采用分頁并行存儲及拓寬總線的方式以提高存取速度；研究了針對FLASH芯片的存儲區(qū)管理策略，包括多塊FLASH芯片的地址管理以及無效塊管理等。

文章創(chuàng)新點：

1、超大容量數(shù)據(jù)的存儲：采用層次化設計思想，將整個系統(tǒng)分成幾個模塊，再將整個存儲區(qū)間分成若干個獨立的子模塊分別進行存儲，每個模塊可以自行管理，可根據(jù)需要靈活改變存儲容量；

2、采用分頁并行存儲及拓寬總線的方式以提高存儲速度；

3、研究針對FLASH芯片的存儲區(qū)管理策略，包括多塊FLASH芯片的地址管理以及無效塊管理等。

責任編輯：gt