采用可編程邏輯器件實(shí)現(xiàn)Sobel邊緣檢測(cè)算法的研究和分析

引 言

隨著設(shè)計(jì)復(fù)雜度的增加，使用IP核已經(jīng)成為一種常用的設(shè)計(jì)方法。QuartusⅡ軟件提供的Megafunt-tions是基于Altera底層硬件結(jié)構(gòu)最合理的成熟應(yīng)用模塊，在代碼中使用Megafunctions這類(lèi)IP資源，不但能將設(shè)計(jì)者從繁瑣的代碼編寫(xiě)中解脫出來(lái)，更重要的是，在大多數(shù)情況下Megafunctions的綜合和實(shí)現(xiàn)結(jié)果比用戶(hù)編寫(xiě)的代碼更優(yōu)。而且只需要簡(jiǎn)單地設(shè)置選取宏功能模塊的相關(guān)參數(shù)就可以在程序中調(diào)用它們，因此宏功能模塊的使用也十分方便。QuartusⅡ的Mega-functins中包含有算術(shù)運(yùn)算（Arithmetic）、邏輯門(mén)（Gates）、I／O、存貯器（Storage）等四個(gè)系列，可以根據(jù)系統(tǒng)設(shè)計(jì)需求靈活選用。

在實(shí)時(shí)圖像處理中，用Sobel算子進(jìn)行物體的邊緣檢測(cè)是經(jīng)常用到的算法，由于對(duì)處理速度要求較高，因此用純軟件的方法很難達(dá)到要求。而FPGA對(duì)同時(shí)可完成的處理任務(wù)幾乎沒(méi)有限制，適合高速、并行信號(hào)處理，并且FPGA密度高、容量大，有內(nèi)置存儲(chǔ)器、容易實(shí)現(xiàn)，所以FPGA廣泛用于實(shí)時(shí)圖像處理系統(tǒng)中。

在此通過(guò)調(diào)用基于RAM的移位寄存器altshifttaps、可編程乘加器altmult add、可編程多路并行加法器parallel_add和參數(shù)化絕對(duì)值運(yùn)算模塊lpm_abs，實(shí)現(xiàn)了基于FPGA的Sobel邊緣檢測(cè)。最后給出設(shè)計(jì)系統(tǒng)的仿真結(jié)果，通過(guò)與Matlab仿真結(jié)果相比較，可以看出該設(shè)計(jì)獲得了很好的邊緣檢測(cè)效果。

1 Sobel邊緣檢測(cè)算法

圖1給出了Sobel邊緣檢測(cè)算法框圖。從圖中可以看出對(duì)一副圖像進(jìn)行Sobel邊緣檢測(cè)時(shí)首先要利用Sobel算子計(jì)算出水平梯度和垂直梯度，然后再把兩個(gè)方向的梯度結(jié)合起來(lái)，最后應(yīng)用門(mén)限處理模塊判斷圖像邊緣并輸出邊緣檢測(cè)結(jié)果。

圖2（a）為一副圖像的3×3區(qū)域，圖2（b）和圖2（c）分別為Sobel算子的x方向（垂直方向）梯度算子和y方向（水平方向）梯度算子。當(dāng)采用Sobel算子對(duì)圖2（a）所示的3×3區(qū)域做梯度計(jì)算時(shí)，可得標(biāo)記為z5的像素點(diǎn)x方向梯度和y方向的梯度分量分別為：然而實(shí)際執(zhí)行時(shí)，為了運(yùn)算方便可以采用公式

f△|Gx|+|Gy|對(duì)梯度進(jìn)行近似。

該設(shè)計(jì)在門(mén)限處理時(shí)，采用基本全局門(mén)限：當(dāng)某像素點(diǎn)（x，y）的梯度值XXXXf（x，y）大于或等于設(shè)定的門(mén)限T時(shí)，規(guī)定該點(diǎn)的灰度值為255，反之則為0。即：

2 Sobel邊緣檢測(cè)的硬件實(shí)現(xiàn)

根據(jù)圖1所示的Sobel邊緣檢測(cè)算法框圖，可得FPGA硬件實(shí)現(xiàn)Sobel邊緣檢測(cè)時(shí)應(yīng)該包含梯度計(jì)算模塊和門(mén)限處理模塊。此外在硬件實(shí)現(xiàn)時(shí)還要采用圖像數(shù)據(jù)緩沖模塊對(duì)圖像做緩沖處理，以便進(jìn)一步對(duì)圖像數(shù)據(jù)做模板處理。門(mén)限處理模塊可以通過(guò)編寫(xiě)VerilogHDL代碼實(shí)現(xiàn)。以下主要介紹圖像數(shù)據(jù)緩沖模塊和梯度計(jì)算模塊。

2．1 圖像數(shù)據(jù)緩沖模塊器

在圖像的空域?yàn)V波中，為了得到3×3的方形模板窗，常使用FIFO（First In First Out）模塊作為圖像數(shù)據(jù)的緩沖器。這里通過(guò)應(yīng)用基于RAM的移位寄存器宏模塊altshift taps實(shí)現(xiàn)了同樣的功能，而且還省去了一些控制信號(hào)，使用十分方便。

altshift_taps宏功能模塊是一個(gè)可配置的、具有抽頭（Taps）輸出的移位寄存器，每個(gè)抽頭在移位寄存器鏈的指定位置輸出數(shù)據(jù)。圖3（a）和圖3（b）分別為定制的8位輸入／8位輸出、3抽頭，且相鄰兩個(gè)抽頭相距256個(gè)寄存器的altshift_taps0功能模塊及其內(nèi)部寄存器鏈結(jié)構(gòu)圖，圖3（b）中的Buffer0，Buffer1，Buffer2分別為由256個(gè)8位移位寄存器構(gòu)成的寄存器鏈。當(dāng)圖像的第N行數(shù)據(jù)在像素時(shí)鐘同步下從shiftin［7：0］端輸入到altshift_taps0的Buffer0后，隨著第N+1行圖像數(shù)據(jù)輸入到Buffer0中，第N行的圖像數(shù)據(jù)依次存入Buffer1中，而當(dāng)?shù)贜十2行圖像數(shù)據(jù)存入Buffer0后，Buffer1和Buffer2中分別存放的是第N+1行和第N行的圖像數(shù)據(jù)，從而實(shí)現(xiàn)緩沖圖像數(shù)據(jù)的功能。這樣在像素時(shí)鐘的同步下，第N+2，N+1，N行的同一列數(shù)據(jù)分別從tap0x［7：0］，taplx［7：0］，tap2x［7：0］端輸出給梯度計(jì)算模塊，進(jìn)行梯度計(jì)算。

2．2 梯度計(jì)算模塊

Sobel邊緣檢測(cè)中，圖像像素點(diǎn)梯度的計(jì)算可由So-bel算子與圖像像素卷積運(yùn)算的輸出經(jīng)梯度計(jì)算公式計(jì)算獲得。圖5是圖4所示的3×3空間濾波模板與圖2（a）所示的3×3圖像區(qū)域卷積運(yùn)算的原理圖。從中可以看出，為了實(shí)現(xiàn)卷積運(yùn)算需要做乘法和加法運(yùn)算，之前的文獻(xiàn)中大都采用分立的D觸發(fā)器和加法器以及乘法器來(lái)完成卷積運(yùn)算，它的結(jié)構(gòu)復(fù)雜。在此采用可編程乘加器altmult_add模塊和可編程多路并行加法器par-allel_add模塊實(shí)現(xiàn)卷積運(yùn)算，大大簡(jiǎn)化了設(shè)計(jì)。

可編程乘加器altmult_and可以接收多組數(shù)據(jù)輸入，各組數(shù)據(jù)相乘后相加或相減作為結(jié)果輸出。而且altmult_add在使用時(shí)可以根據(jù)需要設(shè)置乘法器個(gè)數(shù)、輸入／輸出數(shù)據(jù)格式、流水線(xiàn)控制時(shí)鐘等參數(shù)，同時(shí)它還支持輸入數(shù)據(jù)內(nèi)部移位功能。

使用可編程多路并行加法器parallel_add模塊時(shí)，用戶(hù)可以自由設(shè)計(jì)輸入數(shù)據(jù)位寬，累加數(shù)據(jù)個(gè)數(shù)，定義累加輸入數(shù)據(jù)類(lèi)型，模塊最終自動(dòng)生成適當(dāng)位寬的數(shù)據(jù)輸出。而且使用parallel_add模塊做加法運(yùn)算時(shí)，可以通過(guò)指定時(shí)鐘延時(shí)以實(shí)現(xiàn)流水線(xiàn)設(shè)計(jì)，從而改善電路的性能，提高整個(gè)系統(tǒng)的工作頻率。

圖6為實(shí)現(xiàn)梯度計(jì)算而定制的altmult_add0模塊，該乘加器包含3個(gè)乘法器，1個(gè)加法器而且為了改善電路的性能和提高系統(tǒng)的工作頻率，在該模塊中使用了寄存器。同時(shí)由于該模塊使用了數(shù)據(jù)的內(nèi)部移位功能，當(dāng)某行的圖像數(shù)據(jù)從dataa_0［7：0］依次輸入時(shí)，經(jīng)過(guò)3個(gè)時(shí)鐘周期后，相鄰的3個(gè)數(shù)據(jù)分別與固定的模板系數(shù)datab_0，datab_1，datab_2相乘，并將結(jié)果送給加法器完成加法運(yùn)算。當(dāng)采用三個(gè)這樣類(lèi)似的altmult_add模塊并聯(lián)時(shí)，便可實(shí)現(xiàn)卷積運(yùn)算，而當(dāng)卷積模板采用Sobel算子時(shí)，就可以獲得像素點(diǎn)的水平梯度和垂直梯度。

在獲得Gx和Gy后，還要通過(guò)公式才可以計(jì)算出對(duì)應(yīng)像素點(diǎn)的梯度值。設(shè)計(jì)中可以使用QuartusⅡ提供的lpm_abs宏功能模塊完成絕對(duì)值的計(jì)算。

圖7為3×3圖像區(qū)域，圖8是基于altmult_add模塊、parallel_add模塊和lpm_abs模塊構(gòu)建的梯度計(jì)算模塊對(duì)進(jìn)行Sobel算子處理的QuartusⅡ仿真結(jié)果。由于采用了流水線(xiàn)設(shè)計(jì)，在第7個(gè)時(shí)鐘的上升沿從Gx端，Gy端分別輸出有效的x方向和y方向梯度值，并在第9個(gè)時(shí)鐘的上升沿從Gf端輸出圖7的中心像素點(diǎn)的梯度，這個(gè)仿真結(jié)果與利用公式計(jì)算出的梯度值完全相同。

3 仿真結(jié)果

為了更加直觀(guān)地驗(yàn)證該系統(tǒng)的邊緣檢測(cè)效果，在系統(tǒng)功能驗(yàn)證時(shí)采用Matlab和Modelsim進(jìn)行混合仿真，仿真結(jié)果如圖9所示。圖9（a）為一幅256×256的原始圖像，圖9（b）為設(shè)定門(mén)限T為125的Matlab程序?qū)υ紙D像的Sobel邊緣檢測(cè)結(jié)果。圖9（c）為該設(shè)計(jì)的Sobel邊緣檢測(cè)結(jié)果。比較圖9（b）和圖9（c），可以看出該設(shè)計(jì)得到的結(jié)果幾乎與Matlab的仿真結(jié)果完全一樣，即該設(shè)計(jì)取得了很好的邊緣檢測(cè)效果。

4 結(jié) 語(yǔ)

該設(shè)計(jì)利用QuartusⅡ軟件提供的可編程乘加器altmult_add模塊、可編程多路并行加法器parallel_add模塊和絕對(duì)值計(jì)算模塊lpm_abs，及使用VerilogHDL設(shè)計(jì)的門(mén)限處理模塊和其他相應(yīng)的控制模塊，完成基于FPGA的Sobel邊緣檢測(cè)的硬件設(shè)計(jì)。該方法既避免了自己編寫(xiě)大量程序代碼的繁瑣，又獲得很好的綜合和實(shí)現(xiàn)結(jié)果。最后通過(guò)與Matlab的仿真結(jié)果相比較證明了本設(shè)計(jì)可以有效地實(shí)現(xiàn)Sobel邊緣檢測(cè)。

責(zé)任編輯：gt