我有在有l(wèi)icense生成的IP核，想移植到其它沒有l(wèi)icense的計(jì)算機(jī)上使用，請問怎樣才能使用 是直接把xco和.v文件復(fù)制過去就可以刻么？
2013-10-25 23:58:02
[attach]74350[/attach]IP核互連策略及規(guī)范
2012-08-12 12:20:18
IP核加法器
2019-08-14 14:24:38
IP核生成文件：XilinxAlteraIP 核生成文件：（Xilinx/Altera同） IP 核生成器生成ip 后有兩個(gè)文件對我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則
2012-08-12 12:21:36
本帖最后由 eehome 于 2013-1-5 09:59 編輯
IP核簡介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改
2011-07-06 14:15:52
IP核簡介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動(dòng)。隨著CPLD
2011-07-15 14:46:14
你好，我在使用Xilinx網(wǎng)站的IP核時(shí)遇到了一些問題。我已經(jīng)下載了Vivado Webpack，也為此同時(shí)下載了IP-Core的許可證。Vivado Webpack工作正常，但我看不到我下載
2018-12-24 13:50:01
我想問一下，在quartus上直接調(diào)用IP核和在qsys中用IP核有什么區(qū)別？自個(gè)有點(diǎn)迷糊了
2017-08-07 10:09:03
我調(diào)用了一個(gè)ip核 在下載到芯片中 有一個(gè)time-limited的問題 在完成ip核破解之后 還是無法解決 但是我在Google上的找到一個(gè)解決方法就是把ip核生成的v文件加到主項(xiàng)目文件中就是上面
2016-05-17 10:28:47
公司現(xiàn)需12bit sar adc的IP核，國內(nèi)有哪些公司提供相關(guān)方面的服務(wù)了？
2015-11-06 08:37:44
控制機(jī)制對當(dāng)前變長分組骨干網(wǎng)的流量控制還是具有重要的參考價(jià)值，所以有必要對ATM的流量控制及其實(shí)現(xiàn)方式進(jìn)行深入的研究?！ ?b class="flag-6" style="color: red">IP核是一段具有特定電路功能的硬件描述語言代碼，該程序與集成電路工藝無關(guān)，因而
2011-09-27 11:54:25
用Quartus II 調(diào)用IP核時(shí)，在哪可以查看IP核的例程
2014-07-27 20:28:04
研究了很久，實(shí)在弄不出來了，有沒有人用過Altera的PCIe IP核？？？急求！?。≈x謝！?。∏蟠笊駧兔?.....
2016-05-26 09:12:33
Altera_IP核,僅供參考
2016-08-24 16:57:15
BRAM IP核包括哪幾種類型？Vivado中xilinx_BRAM IP核怎么使用？
2021-03-08 07:11:54
我用的是xinlinx spartan6 FPGA,我想知道它的IP核RAM是與FPGA獨(dú)立的，只是集成在了一起呢，還是占用了FPGA的資源來形成一個(gè)RAM？如果我以ROM的形式調(diào)用該IP核，在
2013-01-10 17:19:11
有誰知道現(xiàn)在國內(nèi)外有哪些公司賣FPGA的圖像處理相關(guān)的IP核？
2015-04-28 21:34:24
是具有知識產(chǎn)權(quán)核的集成電路芯核總稱，是經(jīng)過反復(fù)驗(yàn)證過的、具有特定功能的宏模塊，與芯片制造工藝無關(guān)，可以移植到不同的半導(dǎo)體工藝中。到了SOC 階段，IP 核設(shè)計(jì)已成為ASIC 電路設(shè)計(jì)公司和FPGA
2018-09-03 11:03:27
如何根據(jù)成本、功耗和性能來選擇微處理器？FPGA結(jié)構(gòu)中硬核和軟核的特點(diǎn)是什么？處理器IP有什么重要性？
2021-04-08 06:16:37
本帖最后由 gk320830 于 2015-3-8 09:29 編輯
LCD的通用驅(qū)動(dòng)電路IP核設(shè)計(jì) 摘 要：本文介紹了一種新型的LCD驅(qū)動(dòng)電路IP核的總體設(shè)計(jì)，采用自頂向下的設(shè)計(jì)方法將其
2012-08-12 12:28:42
論壇里面的大神們，有沒有已經(jīng)完成LDPC碼編譯碼算法的FPGA實(shí)現(xiàn)，本人目前在做這方面的項(xiàng)目，時(shí)間比較緊，緊急求購IP核。。
2012-04-16 23:43:28
1.安裝 IP 核
（1）打開工程，點(diǎn)擊菜單欄中【tools】 下的【IP Compiler】。
IP Compiler
（2）在彈出的 IP Compiler 界面中，選擇【File】下
2023-06-26 10:41:47
通用的IP核，使得用戶可輕松集成屬于自己的專用功能；但對于一些特定的外設(shè)，沒有現(xiàn)成可用的IP核，如液晶模塊CBGl28064等。用戶可通過自定義邏輯的方法在SOPC設(shè)計(jì)中添加自定義IP核。在實(shí)際應(yīng)用中
2019-08-06 08:29:14
本人使用RS IP核進(jìn)行編碼時(shí)出現(xiàn)IP核后面帶有美元符號，不能正常使用。求大神給予破解幫助。
2019-08-20 11:34:00
請問一下，我使用QuartusII 13.0 生成不了Rapid IO IP核，iP核已破解，其他諸如FIR、CIC、NCO等都能正常生成，到底是怎么回事呢？是Quartus版本的問題嗎？
2017-07-17 16:23:29
大家好，有沒有誰比較熟悉ALTERA公司的VIP系列ip核，我們用該系列IP核中的某些模塊（主要是scaler和interlacer）來實(shí)現(xiàn)高清圖像轉(zhuǎn)標(biāo)清圖像（具體就是1080p50轉(zhuǎn)576i30
2015-04-13 14:12:18
發(fā)生IP核鎖定，一般是Vivado版本不同導(dǎo)致的，下面介紹幾種方法： 1 常用的方法 1）生成IP核的狀態(tài)報(bào)告 Report -》 Report IP Status 2）點(diǎn)擊
2021-01-08 17:12:52
在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸載過Modelsim，用vivado打開過ISE工程，因?yàn)楣こ讨泻芏?b class="flag-6" style="color: red">IP核不能用所以在重新生成過程中發(fā)現(xiàn)了這個(gè)問題，還請大神告知是怎么回事？
2023-04-24 23:42:21
altera公司IP核使用手冊，分享給想學(xué)習(xí)altera公司FPGA的IP核使用的親們~~
2013-02-16 22:40:19
1. 前言 bxCAN是STM32系列最穩(wěn)定的IP核之一，無論有哪個(gè)新型號出來，這個(gè)IP核基本未變，可見這個(gè)IP核的設(shè)計(jì)是相當(dāng)成熟的。本...
2021-08-05 06:15:56
在仿真fft ip核時(shí) 輸出信號一直為0，檢查了輸入波形，應(yīng)該沒有問題，大家?guī)兔纯窗奢斎胧怯蓃om里面的mif文件產(chǎn)生的信號。
2017-11-21 10:44:53
求用sopc builder定制IP核的步驟，是9.0的軟件，假設(shè)硬件代碼已有
2013-09-14 18:35:40
請問哪位高手有ise軟件中的各個(gè)ip核的功能介紹
2013-10-08 16:41:25
請教各位大神，小弟剛學(xué)FPGA，現(xiàn)在在用spartan-3E的板子，想用上面的DDR SDRAM進(jìn)行簡單的讀寫，用MIG生成DDR核之后出現(xiàn)了很多引腳，看了一些資料也不是很清楚，不知道怎么使用生成的這個(gè)IP核控制器來進(jìn)行讀寫，希望大神們稍作指點(diǎn)
2013-06-20 20:43:56
有哪位大神用過pci ip核，為什么輸入lm_req32請求，pci側(cè)沒有reqn請求輸出呢？
2016-06-27 17:56:59
本帖最后由 ys_1*****8201 于 2016-5-19 14:16 編輯
Quartus IP核破解在完成quartus軟件安裝之后，一般都要進(jìn)行一個(gè)軟件破解。對于一般的需求來說
2016-05-19 14:13:09
2.5MHz 振幅0-5V 的正弦信號，請問 data 端口應(yīng)該輸入怎樣的信號？如果有Altera IP核相關(guān)的詳解資料推薦下更好。多謝了。
2014-10-28 12:34:41
ip 核應(yīng)用
2012-05-26 15:26:27
在quartusII中，應(yīng)用fft ip核時(shí)，variable streaming 模式下的bit-reverse（位翻轉(zhuǎn)）是什么意思？煩勞詳細(xì)幫助新手解釋一下，不甚感激
2017-01-09 10:55:59
quartus的IP核，怎么用啊，有誰有這方面的資料嗎？求助 啊
2014-10-29 10:23:19
，可以打開參數(shù)設(shè)置對話框。點(diǎn)擊左上方的Documentation可以查看IP核的手冊。這里將輸入的A、B均設(shè)置為4為無符號型，其他為默認(rèn)值，點(diǎn)擊OK確認(rèn)。三、繪制電路1. 右擊Diagram窗口空白處
2018-05-15 12:05:13
請教一下，vivado怎么把帶ip核的工程進(jìn)行封裝，保證代碼不可見，可以通過端口調(diào)用。我嘗試了以下方法，ippackage，如果要在另一個(gè)程序里調(diào)用，也要提供源代碼；另一個(gè)方法是將網(wǎng)表文件edf文件與端口聲明結(jié)合，這種方法只能實(shí)現(xiàn)不帶ip核的封裝
2017-07-14 09:18:30
有沒有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序，最近在學(xué)習(xí)FFT的IP核的使用，但是仿真結(jié)果有問題，所以想找些參考設(shè)計(jì)，謝謝
2016-12-25 17:05:38
通過Quartus II 軟件創(chuàng)建PLL IP核。首先，要新建一個(gè)工程，這個(gè)方法在之前的帖子中已經(jīng)發(fā)過，不會(huì)的可以查看前面的相關(guān)帖子。創(chuàng)建好自己的工程：打開如下的菜單
2016-09-23 21:44:10
前面建好了mif文件，下面就要?jiǎng)?chuàng)建ROM IP核了。首先，我們新建一個(gè)工程。菜單欄：Tools --> MegaWizardPlug-InManager ，點(diǎn)擊“Next”選擇ROM的IP核
2016-09-25 09:38:33
隨著電路規(guī)模不斷擴(kuò)大，以及競爭帶來的上市時(shí)間的壓力，越來越多的電路設(shè)計(jì)者開始利用設(shè)計(jì)良好的、經(jīng)反復(fù)驗(yàn)證的電路功能模塊來加快設(shè)計(jì)進(jìn)程。這些電路功能模塊被稱為IP(Intellectual Property)核。
2019-11-04 07:40:53
請問我修改完MIG IP核以后，該如何進(jìn)行更新呢？搗鼓了半天，要么更新為源代碼，要么就是提示我自己添加的端口不存在
2018-11-12 19:46:15
下載了一個(gè)51的ip核，但不知道怎么用，怎么調(diào)入quartus
2014-08-08 18:22:21
剛剛接觸IP核做FFT，現(xiàn)在用的是FFTV9.0，已經(jīng)建立了一個(gè)IP核，但是如何仿真呢？是用quartus自帶軟件，還是要用MATLAB？抑或其他？我用的自帶軟件，但是什么也沒有出來。正確的辦法應(yīng)該怎樣呢，謝謝指點(diǎn)。
2011-04-21 10:22:31
quartus ii9.0創(chuàng)建的ip核，生成的一些文件，（.qip、 add_sub_bb.v、add_sub.v）這些文件都有用嗎，想在其他工程里調(diào)用這些IP核，這幾個(gè)文件全部要添加嗎？
2013-07-02 17:20:01
嗨，我想在EDK中使用ISE中提供的PCI Express IP核，這意味著我應(yīng)該將所有ISE IP核的verilog模塊導(dǎo)入EDK。這是可能的，如果可能的話請發(fā)送相關(guān)文件。謝謝＆amp;問候，Madhu.B
2020-03-24 08:14:50
核的分類和特點(diǎn)是什么？基于IP核的FPGA設(shè)計(jì)方法是什么？
2021-05-08 07:07:01
引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片，已能夠?qū)⑾到y(tǒng)級設(shè)計(jì)集成到單個(gè)芯片中即實(shí)現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計(jì)的關(guān)鍵，但困難在于缺乏IP核與系統(tǒng)的接口標(biāo)準(zhǔn)
2019-06-11 05:00:07
Viterbi譯碼的基本過程,接著根據(jù)Viterbi譯碼器IP核的特點(diǎn),分別詳細(xì)介紹了并行結(jié)構(gòu)、混合結(jié)構(gòu)和基于混合結(jié)構(gòu)的增信刪余3種Viterbi譯碼器IP核的主要性能和使用方法,并通過應(yīng)用實(shí)例給出了譯碼器IP
2010-04-26 16:08:39
我畢業(yè)設(shè)計(jì)要做一個(gè)基于FPGA的IP核的DDS信號發(fā)生器，但是我不會(huì)用DDS的IP核，有沒有好人能發(fā)我一份資料如何用IP核的呀。我的瀏覽器下載不了網(wǎng)站上的資料，所以只能發(fā)帖求幫忙了。
2015-03-10 11:46:40
現(xiàn)有基于candence的AD的模擬電路，還有在ISE上用Verilog寫的51單片機(jī)的IP核，怎樣將AD掛載到51上進(jìn)行仿真呀，謝謝各位大蝦?。?！
2012-07-13 15:45:11
，LCD液晶顯示器憑借功耗低、體積小、輕薄及控制驅(qū)動(dòng)簡單等特點(diǎn)，在智能儀器、儀表和低功耗電子產(chǎn)品中得到了廣泛應(yīng)用。以深圳秋田視佳實(shí)業(yè)有限公司的液晶顯示模塊CBGl28064為例，告訴大家， 如何在SOPC的NiosII中設(shè)計(jì)LCD顯示驅(qū)動(dòng)IP核？實(shí)現(xiàn)了對LCD的顯示驅(qū)動(dòng)。
2019-08-05 07:56:59
我正在嘗試將Xilinx MIG IP Core從1.7版升級到1.9版。 Coregen UI左側(cè)有一個(gè)方便的“升級IP核”按鈕，但它顯示為灰色。我需要做什么才能進(jìn)行IP核升級？我在Kintex
2019-11-04 09:26:19
on Chip)是以嵌入式系統(tǒng)為核心，以IP復(fù)用技術(shù)為基礎(chǔ)，集軟、硬件于一體的設(shè)計(jì)方法。使用IP復(fù)用技術(shù)，將UART集成到FPGA器件上，可增加系統(tǒng)的可靠性，縮小PCB板面積；其次由于IP核的特點(diǎn)
2019-08-20 07:53:46
本文介紹了IP核的概念及其在SoC設(shè)計(jì)中的應(yīng)用，討論了為提高IP核的復(fù)用能力而采用的IP核與系統(tǒng)的接口技術(shù)。引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片，已能夠?qū)⑾到y(tǒng)級
2018-12-11 11:07:21
什么是三相全控橋整流電路？怎樣去設(shè)計(jì)IP軟核？怎樣對IP軟核進(jìn)行仿真及驗(yàn)證？
2021-04-23 07:12:38
本人現(xiàn)在有基于candence的10位AD模擬電路，怎樣能轉(zhuǎn)換成類似IP核的東西，整合到ISE工程中，給點(diǎn)思路，謝謝各位大神！
2012-07-13 20:40:36
本人想使用altera的以太網(wǎng)IP核tse核，發(fā)現(xiàn)Quartus里面并沒有告訴怎樣控制這個(gè)核。請問大家是怎樣控制這個(gè)IP核的呢？完全用Verilog代碼編寫控制程序，好像很復(fù)雜呀，難道只能通過NiosII軟核嗎
2015-01-22 14:55:31
大家伙，又到了每日學(xué)習(xí)的時(shí)間了，今天咱們來聊一聊vivado 調(diào)用IP核。首先咱們來了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如
2018-05-16 11:42:55
本人FPGA小白一枚，最近使用到FPGA的IP核遇到一個(gè)問題。比如說：某個(gè)IP，用于計(jì)算sin函數(shù)，使用了流水線機(jī)制，所有從輸入到輸出需要20個(gè)時(shí)鐘周期的延時(shí)。另外，還有一個(gè)IP，從輸入到輸出需要1
2021-06-19 11:06:07
核（處理器）在NuMicro?家族中有什么特點(diǎn)？
2020-12-04 07:20:08
請問Altera RAM IP核怎么使用？
2022-01-18 06:59:33
這是我們一個(gè)小比賽的題面：設(shè)計(jì)一個(gè)簡易的電子計(jì)算器電路，包括輸入數(shù)據(jù)處理電路，算數(shù)運(yùn)算電路（包含加法、減法、乘法、除法等算數(shù)運(yùn)算），運(yùn)算結(jié)果處理電路，所有運(yùn)算電路的設(shè)計(jì)均不可使用IP核及查找表進(jìn)行
2018-04-06 20:46:11
以SCI接口電路為例，介紹基于FPGA器件的接口電路IP核如何去設(shè)計(jì)？
2021-04-28 06:10:23
章禮宏 范全潤1 引言隨著電路規(guī)模不斷擴(kuò)大，以及競爭帶來的上市時(shí)間的壓力，越來越多的電路設(shè)計(jì)者開始利用設(shè)計(jì)良好的、經(jīng)反復(fù)驗(yàn)證的電路功能模塊來加快設(shè)計(jì)進(jìn)程。這些電路功能模塊被稱為IP
2019-07-29 08:33:45
開放核協(xié)議—IP核在SoC設(shè)計(jì)中的接口技術(shù)
2019-05-27 09:52:01
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論