Xilinx FPGA收發(fā)器參考時(shí)鐘設(shè)計(jì)要求

引言：晶振是數(shù)字電路設(shè)計(jì)中非常重要的器件，時(shí)鐘的相位噪聲、頻率穩(wěn)定性等特性對(duì)產(chǎn)品性能影響很大。本文基于可編程晶振SI570，就Xilinx FPGA 收發(fā)器輸入?yún)⒖紩r(shí)鐘的硬件設(shè)計(jì)及FPGA軟件設(shè)計(jì)給出設(shè)計(jì)案例，供大家參考。通過本文，可以了解到：

Xilinx FPGA收發(fā)器參考時(shí)鐘設(shè)計(jì)要點(diǎn)

可編程晶振SI570設(shè)計(jì)方法

1.Xilinx FPGA收發(fā)器參考時(shí)鐘設(shè)計(jì)要求

1.1參考時(shí)鐘接口要求

FPGA收發(fā)器GTX/GTH參考時(shí)鐘接口提供兩種連接方式：LVDS（如圖1所示）和LVPECL（如圖2所示）。我們?cè)谶x擇晶振時(shí)，至少要支持其中一種接口輸出電平標(biāo)準(zhǔn)。圖2所示的電阻值為一般推薦值，實(shí)際偏置電阻值需要參考晶振手冊(cè)。圖1和圖2中交流AC 耦合電容作用：1）阻斷外部晶振和GTX/GTH收發(fā)器Quad專用時(shí)鐘輸入管腳之間的DC 電流，降低功耗；2）AC耦合電容和參考時(shí)鐘輸入端接構(gòu)成高通濾波器，衰減參考時(shí)鐘偏移；3）保持耦合電容兩側(cè)共模電壓獨(dú)立，互不干擾。

圖1、LVDS晶振和7系列FPGA收發(fā)器參考時(shí)鐘輸入接口

圖2、LVPECL晶振和7系列FPGA收發(fā)器參考時(shí)鐘輸入接口

1.2參考時(shí)鐘電氣特性要求

FPGA收發(fā)器參考時(shí)鐘開關(guān)特性和DC特性要求分別如圖3和圖4所示。

圖3、FPGA收發(fā)器參考時(shí)鐘開關(guān)特性要求

圖4、FPGA收發(fā)器參考時(shí)鐘DC特性要求

2.硬件電路設(shè)計(jì)

2.1晶振選型

按照章節(jié)1中FPGA收發(fā)器參考時(shí)鐘要求，我們選擇Silicon labs 公司的si570系列可編程晶振，該晶振典型應(yīng)用SONET/SDH、10G以太網(wǎng)通信、時(shí)鐘恢復(fù)等場(chǎng)合。該晶振輸出特性如圖6所示。

圖5、SI570晶振內(nèi)部功能框圖

圖6、SI570晶振輸出特性

2.2原理圖設(shè)計(jì)

FPGA收發(fā)器參考時(shí)鐘晶振SI570原理圖設(shè)計(jì)如圖7所示。

圖7、SI570原理圖設(shè)計(jì)

3.SI570 FPGA軟件配置及結(jié)果測(cè)試

3.1 SI570晶振配置方法

從圖5中，可看到SI570控制接口采用I2C接口。我們?cè)谂渲迷摼д駮r(shí)要按照以下操作步驟進(jìn)行：

1.SI570根據(jù)家族類別，器件地址都不同，故首先需要去Silicon官網(wǎng)查找項(xiàng)目選型的晶振型號(hào)對(duì)應(yīng)的器件地址。舉例SI570晶振型號(hào)：570BAB000544DG，該型號(hào)參數(shù)如圖8所示。在該圖中，我們可以得到可編程晶振的重要參數(shù)，如器件的I2C地址（0x5D），出廠默認(rèn)輸出頻率（156.25MHz），頻率范圍等等。

圖8、SI570出廠參數(shù)信息

2.編寫FPGA軟件，讀出晶振SI570內(nèi)部出廠默認(rèn)寄存器配置字。FPGA實(shí)例工程如圖9所示。

圖9、SI570測(cè)試?yán)坦こ?/p>

3.根據(jù)讀出的SI570內(nèi)部寄存器默認(rèn)配置值，F(xiàn)PGA I2C總線讀時(shí)序圖如圖10所示。

圖10、FPGA I2C總線讀時(shí)序圖

4.利用Silicon官方Programmable Oscillator Calculator軟件計(jì)算出要求出頻率所需的配置寄存器值。如圖11所示，本設(shè)計(jì)將SI570輸出頻率設(shè)置為50MHz。

圖11、計(jì)算SI570配置寄存器流程步驟

5.寫SI570寄存器配置值。FPGA I2C總線寫時(shí)序圖如圖12所示。

圖12、FPGA I2C總線寫時(shí)序圖

3.2 SI570配置結(jié)果測(cè)試

在圖5SI570測(cè)試?yán)坦こ讨?，我們還加入了SI570輸出頻率測(cè)試代碼，以通過FPGA在線邏輯分析儀測(cè)試SI570輸出頻率是否達(dá)到50MHz設(shè)計(jì)輸出要求。測(cè)試結(jié)果如圖13所示，可以看到晶振輸出結(jié)果符合設(shè)計(jì)要求。

圖13、SI570輸出頻率測(cè)試結(jié)果

審核編輯：湯梓紅

閱讀全文

FPGA(591969) FPGA(591969)
收發(fā)器(104545) 收發(fā)器(104545)
晶振(66690) 晶振(66690)
Xilinx(119164) Xilinx(119164)

評(píng)論

相關(guān)推薦

賽靈思演示28nm工藝FPGA：80個(gè)最大13.1Gbit/秒高速串行收發(fā)器

美國(guó)賽靈思（Xilinx）2012年4月5日使用28nm工藝制造的FPGA “Virtex-7 X690T”演示了有線通信系統(tǒng)（背板）。該FPGA配備有80個(gè)以最大13.1Gbit/秒的速度工作的高速串行收發(fā)器“GTH”，已于2012年

2012-04-09 11:13:59

2848

FPGA設(shè)計(jì)之GTP、GTX、GTH以及GTZ四種串行高速收發(fā)器

最大的收發(fā)器數(shù)量。圖1 Xilinx的7系列FPGA隨著集成度的提高，其高速串行收發(fā)器不再獨(dú)占一個(gè)單獨(dú)的參考時(shí)鐘，而是以Quad來對(duì)串行高速收發(fā)器進(jìn)行分組，四個(gè)串行高速收發(fā)器和一個(gè)COMMOM（QPLL）組成一個(gè)Quad，每一個(gè)串行高速收發(fā)器稱為一個(gè)Channel，以XC7K325T為例，GTX在F

2020-11-20 12:08:15

17712

Xilinx FPGA中的基礎(chǔ)邏輯單元

輸入輸出端口從Implemented Design中可以看到FPGA中資源大致分布如下。中間藍(lán)色是CLB可編程邏輯塊、DSP或BRAM，兩側(cè)的彩色矩形塊是I/O接口和收發(fā)器，劃分的方塊是不同的時(shí)鐘域 Configurable Logic Block (CLB)可編程邏

2022-12-27 15:54:52

1788

Xilinx FPGA時(shí)鐘資源概述

。Xilinx FPGA7系列分為全局時(shí)鐘(Global clock)和局部時(shí)鐘(Regional clock)資源。目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對(duì)時(shí)鐘的周期

2023-07-24 11:07:04

655

Xilinx 7系列FPGA的時(shí)鐘結(jié)構(gòu)解析

通過上一篇文章“時(shí)鐘管理技術(shù)”，我們了解Xilinx 7系列FPGA主要有全局時(shí)鐘、區(qū)域時(shí)鐘、時(shí)鐘管理塊（CMT）。通過以上時(shí)鐘資源的結(jié)合，Xilinx 7系列FPGA可實(shí)現(xiàn)高性能和可靠的時(shí)鐘分配

2023-08-31 10:44:31

1032

Xilinx FPGA的GTx的參考時(shí)鐘

本文主要介紹Xilinx FPGA的GTx的參考時(shí)鐘。下面就從參考時(shí)鐘的模式、參考時(shí)鐘的選擇等方面進(jìn)行介紹。

2023-09-15 09:14:26

1956

7系列收發(fā)器QPLL時(shí)鐘問題

你好我嘗試使用xilinx 7系列收發(fā)器IP生成器示例（Vivdao提供）Thegt0_qplllock_in，gt0_qplloutclk_in，gt0_qplloutrefclk_in

2018-11-05 11:34:22

7系列收發(fā)器與時(shí)鐘的關(guān)系是什么？

嗨，我想了解7系列收發(fā)器的Kintex xc7k325tffg900-2 FPGA。https://www.xilinx.com/support/documentation/user_guides

2020-05-11 08:09:08

FPGA GTP收發(fā)器設(shè)計(jì)指導(dǎo)

本帖最后由 QQ3511836582 于 2017-3-29 15:42 編輯疑問描述測(cè)試表明，Spartan-6 FPGA的GTP收發(fā)器有可能受到臨近bank中用戶管腳的干擾。因此，賽靈思

2017-03-21 14:34:27

FPGA GTP收發(fā)器設(shè)計(jì)指導(dǎo)

FPGA GTP收發(fā)器設(shè)計(jì)指導(dǎo)疑問描述測(cè)試表明，Spartan-6 FPGA的GTP收發(fā)器有可能受到臨近bank中用戶管腳的干擾。因此，賽靈思針對(duì)bank0和bank2中管腳的使用提出了一些新的建議

2016-08-25 09:46:38

FPGA全局時(shí)鐘約束(Xilinx版本)

FPGA的任意一個(gè)管腳都可以作為時(shí)鐘輸入端口，但是FPGA專門設(shè)計(jì)了全局時(shí)鐘，全局時(shí)鐘總線是一條專用總線，到達(dá)片內(nèi)各部分觸發(fā)器的時(shí)間最短，所以用全局時(shí)鐘芯片工作最可靠，但是如果你設(shè)計(jì)的時(shí)候時(shí)鐘太多

2012-02-29 09:46:00

FPGA固件開發(fā)-設(shè)備收發(fā)器模塊的數(shù)據(jù)訪問狀態(tài)實(shí)現(xiàn)

數(shù)據(jù)訪問狀態(tài)的功能簡(jiǎn)單地說就是中斷監(jiān)測(cè)和數(shù)據(jù)收發(fā)。每次系統(tǒng)復(fù)位后 FPGA 會(huì)自動(dòng)配置 PDIUSBD12 器件，配置完成之后設(shè)備收發(fā)器模塊會(huì)處于空閑狀態(tài)（TS_IDLE）。PDIUSBD12 器件

2018-11-27 09:20:08

FPGA高速收發(fā)器的設(shè)計(jì)原則有哪些？

FPGA高速收發(fā)器設(shè)計(jì)原則高速FPGA設(shè)計(jì)收發(fā)器選擇需要考慮的因素

2021-04-09 06:53:02

FPGA高速收發(fā)器設(shè)計(jì)要遵循哪些原則？

高速收發(fā)器(SERDES)的運(yùn)用范圍十分廣泛，包括通訊、計(jì)算機(jī)、工業(yè)和儲(chǔ)存，以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速收發(fā)器的并行總線設(shè)計(jì)已無法滿足現(xiàn)在的要求。將收發(fā)器整合在FPGA中，成為解決這一問題的選擇辦法。FPGA高速收發(fā)器設(shè)計(jì)時(shí)，我們需要注意哪些事項(xiàng)呢？

2019-08-07 06:26:42

XILINX FPGA和Altera的相關(guān)資料推薦

_XCKU060_2FFVA1517E、FPGA_XC7A200T_2FFG1156C）電壓主要有VCCINT(內(nèi)核電壓)，VCCRAM（RAM塊電壓），VCCAUX（輔助電壓），VCCO（IO電壓）以及高速串行收發(fā)器GTX Transceiver的供電電壓。一般，VCCINT=VCCBRAM=1.0V,VCCO=VCCAUX=VCCAUX_IO=1.8V.高速

2021-12-28 06:38:44

XILINX收發(fā)器問題的解決

我正在研究使用高速收發(fā)器接收部分的定制電路板。所有四個(gè)接收器的參考時(shí)鐘相同，為125 MHz。我從焦平面陣列（FPA）接收數(shù)據(jù)并使用8 / 10b編碼。我可以讓FPA重復(fù)顯示空白行（字符1FFD

2020-05-05 11:39:41

Xilinx 7系列FPGA管腳是如何定義的？

所需的關(guān)鍵信息：管腳編號(hào)、管腳名稱、管腳DDR內(nèi)存分組、管腳BANK編號(hào)、輔助組（VCCAUX）、超級(jí)邏輯域（SLR）、I/O管腳類型（配置、HR、HP、收發(fā)器管腳等）以及與器件Pin-to-Pin兼容相關(guān)的NC管腳信息。圖4、Pinout文件內(nèi)容舉例

2021-05-28 09:23:25

Xilinx 7系列FPGA芯片管腳定義與封裝

2021-07-08 08:00:00

Xilinx Virtex Ultrascale FPGA MGT電源解決方案

描述 PMP9408 參考設(shè)計(jì)提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時(shí)所需的所有電源軌。它利用一個(gè) PMBus 接口來實(shí)現(xiàn)電流

2022-09-21 07:56:06

Xilinx Virtex? Ultrascale? FPGA 多路千兆位收發(fā)器電源解決方案

描述PMP10520 參考設(shè)計(jì)提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時(shí)所需的所有電源軌（1V/20A、 1.2V/30A

2022-09-27 06:46:35

收發(fā)器的每項(xiàng)參數(shù)與其在實(shí)際應(yīng)用中的意義

CAN收發(fā)器是連接CAN控制系統(tǒng)與CAN總線網(wǎng)絡(luò)的橋梁，當(dāng)選型CAN收發(fā)器時(shí)應(yīng)該注意哪些參數(shù)？本文將帶大家深入的了解收發(fā)器的每項(xiàng)參數(shù)與其在實(shí)際應(yīng)用中的意義。

2020-12-18 07:16:27

CAN收發(fā)器有什么特點(diǎn)？

在CAN通信中，收發(fā)器起到了十分相當(dāng)特別的作用。目前市面的收發(fā)器型號(hào)也是不計(jì)其數(shù)，本文則是根據(jù)收發(fā)器的發(fā)展，簡(jiǎn)單介紹幾款收發(fā)器的特點(diǎn)。很多年前，NXP的CAN收發(fā)器幾乎在每一個(gè)CAN節(jié)點(diǎn)上都看的到，當(dāng)時(shí)最常見的型號(hào)就是PCA82C250。

2019-09-03 06:04:44

SFP收發(fā)器向?qū)г趺丛O(shè)置？

我需要能夠使用SFP收發(fā)器。我想使用收發(fā)器向?qū)?，但我不知道選擇哪些選項(xiàng)。我不確定我的轉(zhuǎn)賬率是多少。我知道我需要使用的時(shí)鐘大約是600MHz。我還需要能夠從此收發(fā)器恢復(fù)時(shí)鐘。收發(fā)器是否有輸出時(shí)鐘？謝謝你的幫助。

2020-04-07 14:39:32

Ultrascale FPGA多路千兆位收發(fā)器(MGT)電源解決方案

描述PMP9407 參考設(shè)計(jì)提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時(shí)所需的所有電源軌。此設(shè)計(jì)采用一個(gè) 5V 輸入且配有一個(gè)

2022-09-26 06:32:49

XilinxVirtex?Ultrascale?FPGA多路千兆位收發(fā)器MGT電源解決方案

`描述PMP9408 參考設(shè)計(jì)提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時(shí)所需的所有電源軌。它利用一個(gè) PMBus 接口來實(shí)現(xiàn)電流

2015-05-11 10:30:22

XilinxVirtex?Ultrascale?FPGA多路千兆位收發(fā)器電源解決方案

`描述PMP10520 參考設(shè)計(jì)提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時(shí)所需的所有電源軌（1V/20A、 1.2V/30A

2015-05-11 10:27:03

為Xilinx Virtex Ultrascale FPGA多路千兆位收發(fā)器供電的電源方案

描述PMP10520 參考設(shè)計(jì)提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時(shí)所需的所有電源軌（1V/20A、 1.2V/30A

2018-09-10 09:02:14

什么是用于RF收發(fā)器的簡(jiǎn)單基帶處理器？

挑戰(zhàn)。這些收發(fā)器可為模擬RF信號(hào)鏈提供數(shù)字接口，允許輕松集成到ASIC或FPGA，進(jìn)行基帶處理?；鶐幚?b class="flag-6" style="color: red">器(BBP)允許在終端應(yīng)用和收發(fā)器設(shè)備之間的數(shù)字域中處理用戶數(shù)據(jù)。

2019-09-19 06:20:59

介紹Xilinx 7系列FPGA收發(fā)器硬件設(shè)計(jì)主要注意的一些問題

引言：本文我們介紹Xilinx 7系列FPGA收發(fā)器硬件設(shè)計(jì)主要注意的一些問題，指導(dǎo)硬件設(shè)計(jì)人員進(jìn)行原理圖及PCB設(shè)計(jì)。本文介紹以下內(nèi)容：GTX/GTH收發(fā)器管腳概述GTX/GTH收發(fā)器時(shí)鐘

2021-11-11 07:42:37

使用一個(gè)收發(fā)器的Txoutclk為兩個(gè)收發(fā)器配備Txusrclock嗎？

嗨，我有2個(gè)靜態(tài)配置的GTX收發(fā)器用于HD-SDI操作。我可以使用一個(gè)收發(fā)器的Txoutclk為兩個(gè)收發(fā)器配備Txusrclock嗎？通過這種方式，我可以只用1個(gè)Txusrclock為FPGA邏輯

2020-08-19 07:43:50

使用高級(jí)校準(zhǔn)技術(shù)驗(yàn)證收發(fā)器FPGA

使用高級(jí)校準(zhǔn)技術(shù)驗(yàn)證收發(fā)器FPGA

2019-09-19 09:05:14

關(guān)于FPGA如何連接CAN收發(fā)器？

我之前在CSDN上查到的資料都顯示FPGA需要連接一個(gè)獨(dú)立CAN控制器，如SJA1000再去連CAN收發(fā)器。請(qǐng)問我能直接把FPGA的引腳直接連在CAN收發(fā)器的TX、RX上嗎？如果不能原因又是什么？

2018-10-10 09:25:39

利用IBERT核對(duì)GTX收發(fā)器板級(jí)測(cè)試

一、概述 IBERT（集成誤碼率測(cè)試儀）是xilinx為7系列FPGA GTX收發(fā)器設(shè)計(jì)的，用于評(píng)估和監(jiān)控GTX收發(fā)器。IBERT包括在FPGA邏輯中實(shí)現(xiàn)的模式生成器和檢查器，以及對(duì)端口的訪問

2023-06-21 11:23:12

在Xilinx FPGA上快速實(shí)現(xiàn)JESD204B

Xilinx FPGA上的JESD204B發(fā)送器和接收器框圖。發(fā)送器/接收器通道實(shí)現(xiàn)加擾和鏈路層；8B/10B編碼器/解碼器和物理層在GTP/GTX/GTHGbit 收發(fā)器中實(shí)現(xiàn)。圖4. 使用Xilinx

2018-10-16 06:02:44

基于FPGA的通用異步收發(fā)器設(shè)計(jì)

基于FPGA的通用異步收發(fā)器設(shè)計(jì)

2012-08-18 00:03:20

如何使用帶有FPGA的1000BASE-T 1.25 GBd小型可插拔收發(fā)器

大家好，我正著手開發(fā)我的第一個(gè)真正的FPGA PCB。沒有更簡(jiǎn)單的開發(fā)板:)我正在試圖弄清楚如何使用帶有FPGA的1000BASE-T 1.25 GBd小型可插拔收發(fā)器。我告訴我需要終止FPGA上

2019-01-22 10:22:55

如何區(qū)分單纖收發(fā)器與雙纖收發(fā)器

光纖收發(fā)器的優(yōu)勢(shì)如何區(qū)分單纖收發(fā)器與雙纖收發(fā)器？

2021-01-14 07:26:53

如何開發(fā)一個(gè)完整的通訊收發(fā)器？

這是我的第一個(gè)涉及FPGA的項(xiàng)目，我正在尋找更有經(jīng)驗(yàn)的用戶的好建議，指出我正確的方向。我想實(shí)現(xiàn)一個(gè)通過以太網(wǎng)端口連接到源的2.4GHz，15Mbps獨(dú)立通信收發(fā)器。我一直在檢查SDR系統(tǒng)的實(shí)現(xiàn)，但

2019-08-19 10:17:23

如何生成帶有相應(yīng)ref時(shí)鐘輸入的5GHz收發(fā)器？

，似乎FPGA架構(gòu)I將獲得32位側(cè)并行總線，并且我假設(shè)時(shí)鐘與其頻率匹配（5G / 32）。我想將總線寬度從32位改為50位（這很容易）。但是，我要求更寬總線的新時(shí)鐘是從收發(fā)器輸出的總線頻率的32/50。是否可以在FPGA內(nèi)部生成此時(shí)鐘，并將此時(shí)鐘的副本提供給IO引腳。謝謝

2020-05-11 09:06:46

如何選擇合適的FPGA千兆位收發(fā)器？

選擇合適的千兆位收發(fā)器（GT）是通信和實(shí)時(shí)處理領(lǐng)域尤其需要重點(diǎn)考慮的設(shè)計(jì)事項(xiàng)，但特定的市場(chǎng)領(lǐng)域可能會(huì)存在太多的標(biāo)準(zhǔn)、協(xié)議或使用模型。有時(shí)針對(duì)某一種應(yīng)用就會(huì)涉及到好幾種標(biāo)準(zhǔn)，為了選擇最適合的千兆位收發(fā)器，必須對(duì)各種協(xié)議的最新發(fā)展情況了如指掌。

2019-10-31 06:57:54

展望未來英特爾FPGA設(shè)計(jì),介紹新型224G PAM4收發(fā)器

引入多個(gè)收發(fā)器來提升帶寬，將是其設(shè)計(jì)的一個(gè)重要組成部分。無論是 SmartNIC、還是密集的服務(wù)器互聯(lián)拓補(bǔ)，都依賴于 FPGA 開展初始部署和調(diào)整，然后才會(huì)轉(zhuǎn)向 ASIC 。長(zhǎng)期以來，Xilinx

2020-09-02 18:55:07

支持5V輸入的Xilinx Virtex Ultrascale FPGA千兆位收發(fā)器電源解決方案

2018-08-31 08:59:25

求助FPGA高速串行收發(fā)器，輸出12.5Gbps的信號(hào)要用什么電平 ...

求助FPGA高速串行收發(fā)器，輸出12.5Gbps的信號(hào)要用什么電平輸出28.5Gbps的信號(hào)要用什么電平？

2014-11-10 09:12:51

用于Xilinx Ultrascale Kintex FPGA多路千兆位收發(fā)器(MGT)的電源解決方案

描述PMP9463 參考設(shè)計(jì)提供為 Xilinx Ultrascale? Kintex? FPGA 中的千兆位收發(fā)器 (MGT) 供電時(shí)所需的所有電源軌。它利用一個(gè) PMBus 接口來實(shí)現(xiàn)電流和電壓

2018-08-10 09:36:45

老式收發(fā)器與新式收發(fā)器的區(qū)別在哪里？

如何把故障保護(hù)偏置應(yīng)用于閑置總線？老式收發(fā)器與新式收發(fā)器的區(qū)別在哪里？

2021-05-24 07:03:57

請(qǐng)問7系列FPGA收發(fā)器向?qū)2.3 GTX名稱不正確的原因？

你好我試圖在KC705板上使用收發(fā)器來生成比特流。我正在使用Vivado 2012.3和7系列FPGA收發(fā)器向?qū)2.3。我之前使用過具有不同傳輸者名稱的IBERT核心。IBERT收發(fā)器名稱類似于

2020-07-28 10:29:31

請(qǐng)問Kintex 7如何使用收發(fā)器生成8 Gb / s時(shí)鐘？

我是FPGA設(shè)計(jì)的新手，但我已經(jīng)閱讀了數(shù)據(jù)表，應(yīng)用筆記......幾周以來我仍然無法使用收發(fā)器。但絕望之后，我只是按照這個(gè)示例/教程：http://china.xilinx.com/support

2020-07-24 14:35:18

請(qǐng)問“窄帶收發(fā)器”和一般的收發(fā)器（比如CC1101）有什么區(qū)別

請(qǐng)問“窄帶收發(fā)器”和一般的收發(fā)器（比如CC1101）有什么區(qū)別

2018-06-21 07:54:27

請(qǐng)問可以使用收發(fā)器時(shí)鐘來驅(qū)動(dòng)PL邏輯嗎？

大家好，我想在我的測(cè)試板上使用FPGA中唯一的時(shí)鐘。（FPGA是zynq ultrascale +，時(shí)鐘來自quad228（GTH收發(fā)器）的clk0。）我嘗試了各種各樣的東西，比如

2020-04-30 08:16:16

請(qǐng)問能用FPGA直接連接CAN收發(fā)器嗎？

2018-10-10 09:05:37

請(qǐng)問選擇合適的FPGA千兆位收發(fā)器為什么至關(guān)重要？

選擇合適的FPGA千兆位收發(fā)器為什么至關(guān)重要？

2021-04-13 06:58:27

雷達(dá)收發(fā)器

`有誰知道這個(gè)收發(fā)器哪里能買么，有25mm×15mm規(guī)格的么`

2013-12-13 11:44:18

FPGA高速收發(fā)器設(shè)計(jì)原則

FPGA高速收發(fā)器設(shè)計(jì)原則高速收發(fā)器(SERDES)的運(yùn)用范圍十分廣泛，包括通訊、計(jì)算機(jī)、工業(yè)和儲(chǔ)存，以及必須在芯片與

2009-04-07 22:26:14

986

基于FPGA的高速時(shí)鐘數(shù)據(jù)恢復(fù)電路的實(shí)現(xiàn)

基于FPGA的高速時(shí)鐘數(shù)據(jù)恢復(fù)電路的實(shí)現(xiàn) 時(shí)鐘數(shù)據(jù)恢復(fù)電路是高速收發(fā)器的核心模塊，而高速收發(fā)器是通信系統(tǒng)中的關(guān)鍵部分。隨著光纖在通信中的應(yīng)用，信道可以承載

2009-10-25 10:29:45

3626

PDN設(shè)計(jì)和FPGA收發(fā)器性能

面向收發(fā)器(SERDES) FPGA 的PDN 設(shè)計(jì)對(duì)電源有嚴(yán)格的要求，需要干凈的電壓源。雖然低功耗應(yīng)用中通常采用低泄漏(LDO) 線性穩(wěn)壓器，但這一方法必須仔細(xì)的隔離電壓源。電路板設(shè)計(jì)人員在這

2011-05-11 18:29:41

DLL在_FPGA時(shí)鐘設(shè)計(jì)中的應(yīng)用

DLL在_FPGA時(shí)鐘設(shè)計(jì)中的應(yīng)用，主要說明DLL的原理，在Xilinx FPGA中是怎么實(shí)現(xiàn)的。

2015-10-28 14:25:42

微安M760收發(fā)器拆卸

收發(fā)器

YS YYDS發(fā)布于 2023-06-28 16:13:56

#fpga 利用IBERT IP核實(shí)現(xiàn)GTX收發(fā)器硬件誤碼率測(cè)試實(shí)例

fpga收發(fā)器

明德?lián)P科技發(fā)布于 2023-09-05 11:32:14

Xilinx Virtex Ultrascale? FPGA 多路千兆位收發(fā)器 (MGT) 電源解決方案

PMP9407 參考設(shè)計(jì)提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時(shí)所需的所有電源軌。此設(shè)計(jì)采用一個(gè) 5V 輸入且配有

2017-02-08 09:14:00

671

用于Xilinx Ultrascale Kintex FPGA多路千兆位收發(fā)器 (MGT) 的電源解決方案

PMP9463 參考設(shè)計(jì)提供為 Xilinx Ultrascale? Kintex? FPGA 中的千兆位收發(fā)器 (MGT) 供電時(shí)所需的所有電源軌。它利用一個(gè) PMBus 接口來實(shí)現(xiàn)電流和電壓

2017-02-08 09:22:11

419

Xilinx Virtex? Ultrascale? FPGA 多路千兆位收發(fā)器 (MGT) 電源解決方案

PMP10520 參考設(shè)計(jì)提供為 Xilinx 的 Virtex? Ultrascale? FPGA 中的千兆位收發(fā)器 (MGT) 供電時(shí)所需的所有電源軌（1V/20A、 1.2V/30A

2017-02-08 15:59:50

789

Xilinx推出UltraScale FPGA收發(fā)器設(shè)計(jì)

了解如何在您的 ?UltraScale? FPGA? 設(shè)計(jì)中部署串行收發(fā)器。了解并利用串行收發(fā)器模塊的特性，如 ?8B/10B? 和 ?64B/66B? 編碼、通道綁定、時(shí)鐘校正和逗點(diǎn)檢測(cè)。其它專題

2017-02-09 08:04:41

327

說說賽靈思（Xilinx ）的FPGA 高速串行收發(fā)器

賽靈思（Xilinx）公司FPGA器件的高速串行收發(fā)器類別如下

2017-02-11 11:11:30

5958

Xilinx全局時(shí)鐘的使用和DCM模塊的使用

在 Xilinx 系列 FPGA 產(chǎn)品中，全局時(shí)鐘網(wǎng)絡(luò)是一種全局布線資源，它可以保證時(shí)鐘信號(hào)到達(dá)各個(gè)目標(biāo)邏輯單元的時(shí)延基本相同。其時(shí)鐘分配樹結(jié)構(gòu)如圖1所示。圖1.Xilinx FPGA全局時(shí)鐘分配

2017-11-22 07:09:36

8891

業(yè)界首款28 nm FPGA Kintex-7 10Gbps 收發(fā)器性能演示

Xilinx公司業(yè)界首款28 nm FPGA Kintex-7 10Gbps 收發(fā)器性能演示。

2018-06-01 15:50:00

3960

比較 Xilinx? Virtex?-7FPGA GTH收發(fā)器和Altera Stratix V GX收發(fā)器的均衡能力

設(shè)計(jì)人員呼吁提升10G+ 芯片到芯片和背板性能, 依賴接收機(jī)均衡來補(bǔ)償信號(hào)失真。觀看視頻, 并排比較 Xilinx? Virtex?-7 FPGA GTH 收發(fā)器 和 Altera Stratix V GX 收發(fā)器的均衡能力。

2018-05-23 15:47:00

3974

Xilinx的7系列FPGA高速收發(fā)器：TX發(fā)送端的介紹

每一個(gè)收發(fā)器擁有一個(gè)獨(dú)立的發(fā)送端，發(fā)送端有PMA（Physical Media Attachment，物理媒介適配層）和PCS（Physical Coding Sublayer，物理編碼子層）組成

2018-06-20 13:48:00

2709

Xilinx 7系列GTH收發(fā)器運(yùn)行演示

首次演示新型Xilinx 7系列GTH收發(fā)器，通過背板以13.1 Gb / s的速度運(yùn)行。

2019-01-03 13:25:38

4048

Xilinx 58Gb/s PAM4收發(fā)器的演示

該演示展示了Xilinx SERDES開發(fā)的最新成果，首次公開展示了Xilinx 58Gb / s PAM4收發(fā)器。

2018-11-29 06:21:00

2048

Virtex UltraScale+ FPGA收發(fā)器的演示

該視頻演示了具有32.75G背板功能的Virtex?UltraScale+?FPGA，功率優(yōu)化的收發(fā)器。該收發(fā)器具有同類最佳的發(fā)送抖動(dòng)和第三代客戶驗(yàn)證的自適應(yīng)接收器均衡功能......

2018-11-28 06:39:00

2161

Kintex-7 K325T FPGA上的10Gbps收發(fā)器展示

Xilinx推出全球首款28nm FPGA，展示10Gbps SERDES功能 Xilinx在Kintex-7 K325T FPGA上展示了10Gbps收發(fā)器，這是有史以來第一款28nm FPGA。

2018-11-28 06:30:00

3785

Xilinx GTX（12.5 Gb/s）收發(fā)器功能演示

Xilinx GTX（12.5 Gb / s）收發(fā)器與SFP +和10G背板一起運(yùn)行。

2018-11-30 06:36:00

9807

如何在spartan-6 FPGA中使用GTP收發(fā)器的詳細(xì)資料說明

spartan-6 FPGA GTP收發(fā)器。在本文檔中，gtp_dual是gtpa1_dual圖塊的同義詞。 ?Dual是兩個(gè)GTP收發(fā)器的集群或集合，共享兩個(gè)差分參考時(shí)鐘針對(duì)和模擬電源針。

2019-02-15 14:42:47

virtex-6 FPGA GTH收發(fā)器的用戶指南資料免費(fèi)下載

本章介紹virtex-6 FPGA GTH收發(fā)器向?qū)?，并提供相關(guān)信息，包括其他資源、技術(shù)支持和向xilinx提交反饋。向?qū)ё詣?dòng)執(zhí)行創(chuàng)建HDL包裝器的任務(wù)，以配置virtex-6設(shè)備中的高速串行GTH收發(fā)器。

2019-02-20 09:35:45

Xilinx 7系列FPGA GTP收發(fā)器的數(shù)據(jù)手冊(cè)免費(fèi)下載

7系列FPGA GTP收發(fā)器的可定制Logicore?IP Chipscope?Pro集成誤碼率測(cè)試（IBert）內(nèi)核用于評(píng)估和監(jiān)控GTP收發(fā)器。該核心包括在FPGA邏輯中實(shí)現(xiàn)的模式生成器和校驗(yàn)

2019-02-20 14:30:00

基于XilinxVirtex?-6FPGA 11.18 Gbps收發(fā)器的高速互操作性

和AFCT-701SDZ 10 Gbs以太網(wǎng)SFP +收發(fā)器產(chǎn)品與具有自適應(yīng)DFE的XilinxVirtex?-6FPGA 11.18 Gbps收發(fā)器的高速互操作性。 Xilinx產(chǎn)品：Virtex-6 HXT

2021-04-14 11:53:31

4122

Xilinx 7系列FPGA時(shí)鐘和前幾代有什么差異？

引言：從本文開始，我們陸續(xù)介紹Xilinx 7系列FPGA的時(shí)鐘資源架構(gòu)，熟練掌握時(shí)鐘資源對(duì)于FPGA硬件設(shè)計(jì)工程師及軟件設(shè)計(jì)工程師都非常重要。本章概述7系列FPGA時(shí)鐘，比較了7系列FPGA時(shí)鐘

2021-03-22 10:25:27

4326

關(guān)于利用IBERT核對(duì)GTX收發(fā)器板級(jí)測(cè)試的原理與過程詳解

IBERT（集成誤碼率測(cè)試儀）是xilinx為7系列FPGA GTX收發(fā)器設(shè)計(jì)的，用于評(píng)估和監(jiān)控GTX收發(fā)器。IBERT包括在FPGA邏輯中實(shí)現(xiàn)的模式生成器和檢查器，以及對(duì)端口的訪問和GTX收發(fā)器的動(dòng)態(tài)重新配置端口屬性，還包括通信邏輯，以允許設(shè)計(jì)在運(yùn)行時(shí)通過JTAG進(jìn)行訪問。

2021-05-02 22:10:00

5587

GTX/GTH收發(fā)器時(shí)鐘架構(gòu)應(yīng)用介紹

引言：本文我們介紹GTX/GTH收發(fā)器時(shí)鐘架構(gòu)應(yīng)用，該文內(nèi)容對(duì)進(jìn)行PCIe和XAUI開發(fā)的FPGA邏輯設(shè)計(jì)人員具有實(shí)際參考價(jià)值，具體介紹： PCIe參考時(shí)鐘設(shè)計(jì) XAUI參考時(shí)鐘設(shè)計(jì) 1.PCIe

2021-03-29 14:53:47

5441

Xilinx FPGA收發(fā)器參考時(shí)鐘設(shè)計(jì)要求與軟件配置及結(jié)果測(cè)試

晶振是數(shù)字電路設(shè)計(jì)中非常重要的器件，時(shí)鐘的相位噪聲、頻率穩(wěn)定性等特性對(duì)產(chǎn)品性能影響很大。本文基于可編程晶振SI570，就Xilinx FPGA收發(fā)器輸入?yún)⒖?b class="flag-6" style="color: red">時(shí)鐘的硬件設(shè)計(jì)及FPGA軟件設(shè)計(jì)給出設(shè)計(jì)案例，供大家參考。

2021-04-07 12:00:44

3914