可編程邏輯電路設(shè)計(jì)—如何提高集成電路的可靠性

負(fù)偏壓溫度不穩(wěn)定性（Negative Bias Temperature Instability,NBTI）、熱載流子注入（Hot Carrier Injection,HCI）效應(yīng)、電遷移（Electromigration,EM）效應(yīng)、靜電放電（Electrostatic Discharge,ESD）和輻射效應(yīng)等因素對(duì)于集成電路的可靠性有很大影響。可靠性設(shè)計(jì)就是通過設(shè)計(jì)階段的優(yōu)化，降低這些因素對(duì)集成電路和性能的影響，從而提高集成電路的可靠性。

NBTI是指在較高溫度和負(fù)偏壓下，pMOS界面處的Si-H鍵斷裂產(chǎn)生界面陷阱，柵氧化層陷阱也會(huì)俘獲空穴，這些都會(huì)引起pMOS閾值電壓漂移，導(dǎo)致電路因時(shí)序無法滿足而出現(xiàn)功能錯(cuò)誤。HCI效應(yīng)則是因?yàn)闇系涝绰╇妷狠^高時(shí)，一部分載流子獲得足夠高的能量或因漏結(jié)附近的反射，進(jìn)入氧化層造成閾值電壓的變化，對(duì)電路時(shí)序產(chǎn)生影響，甚至導(dǎo)致電路出現(xiàn)功能錯(cuò)誤。隨著電路特征尺寸的下降，HCI效應(yīng)也越來越顯著。

近年來NBTI和HCI效應(yīng)引起的可靠性問題越來越受到重視。為了解決這一問題，首先需要建立NBTI和HCI效應(yīng)對(duì)閾值電壓影響的模型，在電路設(shè)計(jì)階段對(duì)這兩個(gè)效應(yīng)的影響進(jìn)行仿真，在關(guān)鍵路徑等電路中引入額外裕量，以保證在這兩個(gè)效應(yīng)的影響下，電路仍然可以正常工作。對(duì)于NBTI，還研究了通過改變電路工作方式，避免關(guān)鍵路徑中的晶體管長時(shí)間工作在負(fù)偏壓下的方法來消除偏壓溫度不穩(wěn)定性的影響。

目前在22nm以下的工藝，F(xiàn)inFET器件被廣泛采用。相比傳統(tǒng)的平面晶體管，F(xiàn)inFET器件產(chǎn)生的熱量無法通過襯底散熱，會(huì)產(chǎn)生嚴(yán)重的自加熱現(xiàn)象。自加熱現(xiàn)象會(huì)導(dǎo)致FinFET集成電路出現(xiàn)可靠性問題，如溫度過高會(huì)導(dǎo)致電遷移效應(yīng)更加嚴(yán)重，也會(huì)導(dǎo)致電路性能的下降等。FinFET的自加熱效應(yīng)通常通過改進(jìn)工藝、降低功耗等手段來緩解。

ESD是造成集成電路芯片受過度電應(yīng)力破壞的主要因素。ESD保護(hù)電路提供了靜電放電的電流路徑，在放電時(shí)，可避免靜電電流流入芯片內(nèi)部而使其造成損傷。

電離輻射也會(huì)引起集成電路工作的不穩(wěn)定，因?yàn)檩椛鋾?huì)誘生MOS管界面陷阱，引起閾值電壓、遷移率等參數(shù)的變化，從而影響電路功能和性能。這種輻射產(chǎn)生的失效是長期輻射導(dǎo)致的，因此又稱總劑量效應(yīng)。輻射產(chǎn)生的瞬時(shí)電流還會(huì)引起敏感器件如SRAM單元的短時(shí)狀態(tài)翻轉(zhuǎn)，產(chǎn)生軟錯(cuò)誤。這種輻射產(chǎn)生的失效是單粒子輻射引起的瞬時(shí)效應(yīng)，因此也被稱為單粒子效應(yīng)?？馆椛潆娐吩谲娛?、航天等領(lǐng)域具有廣泛的應(yīng)用。對(duì)于總劑量效應(yīng)，可通過在工藝、器件、電路和版圖等方面進(jìn)行抗輻射加固設(shè)計(jì)。對(duì)于輻射產(chǎn)生的瞬時(shí)電流引起的軟錯(cuò)誤，可通過三模冗余電路、糾錯(cuò)碼或檢測(cè)到錯(cuò)誤后重新計(jì)算等方法進(jìn)行加固設(shè)計(jì)。

對(duì)于NBTI、HCI效應(yīng)和EM效應(yīng)引起的可靠性問題，建立精確的物理模型和電路級(jí)、單元級(jí)的仿真方法更為重要。有了精確的分析結(jié)果，才能有針對(duì)性地對(duì)電路進(jìn)行優(yōu)化。目前，ESD保護(hù)電路已較為成熟?？馆椛潆娐吩O(shè)計(jì)是可靠性設(shè)計(jì)中較為專門的領(lǐng)域，主要在軍事和航天中應(yīng)用，可通過電路和工藝上的加固，以及電路的冗余設(shè)計(jì)等方法降低輻射的影響，提高電路可靠性。
編輯：黃飛

?