FPGA User Guide之report_cdc

report_cdc 可以報告設(shè)計中所有的 cdc 路徑并將其分類（前提是時鐘被約束好），我們可以基于該報告來檢查設(shè)計中是否有不安全的 cdc 路徑。

本文主要是總結(jié)幾個不常見的 CDC 類別。

Combinatorial Logic

圖1所示，LUT3是位于兩個時鐘域之間的組合邏輯。這樣的設(shè)計一般是不建議的，因為組合邏輯的毛刺可能會被同步器抓到并傳到后級電路，毛刺也更容易導(dǎo)致亞穩(wěn)態(tài)的發(fā)生。

圖1

Fanout

圖2所示，在 clk_b 時鐘域有三個同步器采樣同步同一個信號。這樣的設(shè)計也是不建議的，因為會導(dǎo)致數(shù)據(jù)一致性的問題。我們知道，同步器只能避免亞穩(wěn)態(tài)但不同保證數(shù)據(jù)值正確，所以三個同步器的輸出值可能會不一樣。

圖2

Non-FD Primitive

如圖3所以，在寄存器 FDRE 和 RAMB 之間是有 CDC 路徑的。RAMB 內(nèi)部沒有同步器，所以這個 CDC 路徑會被認(rèn)為是不安全的。

圖3

CE-Controlled CDC

如圖4所示，clock enable 信號經(jīng)過兩級寄存器已經(jīng)被同步到 clk_b 時鐘域，vivado會認(rèn)為其是一條安全的cdc path。用戶需要自己約束從clk_a到FF3的CDC path，一般是用 set_max_delay -datapath_only。

圖4

LUTRAM Read/Write Potential Collision

如圖5所示，LUTRAM 讀寫使用不同時鐘，當(dāng) 讀寫地址剛好相同時，會有 CDC path，即從 RAM 的 CLK pin 到 rdata_b_reg 的 D pin。

圖5

審核編輯：湯梓紅