Xilinx FPGA BGA設(shè)計(jì)：NSMD和SMD焊盤(pán)的區(qū)別

引言：XilinxVersal體系結(jié)構(gòu)、UltraScale體系結(jié)構(gòu)、7系列和6系列設(shè)備有多種封裝，旨在實(shí)現(xiàn)最大性能和最大靈活性。這些封裝有四種間距尺寸：1.0 mm、0.92 mm、0.8 mm和0.5 mm。本文針對(duì)這幾種間距封裝器件就PCB層數(shù)估計(jì)、BGA焊盤(pán)設(shè)計(jì)、過(guò)孔設(shè)計(jì)、走線等進(jìn)行介紹。

1. BGA焊盤(pán)間距

定BGA布線復(fù)雜性的主要因素是間距大小。此外，諸如BGA陣列的尺寸、所使用的阻焊層的類(lèi)型和層數(shù)要求等因素也起著至關(guān)重要的作用。間距大小定義為BGA封裝焊盤(pán)從中心到中心測(cè)量距離，如下圖所示。

圖1：定義焊盤(pán)間距

Xilinx建議使用非阻焊定義的（NSMD）銅材BGA焊盤(pán)，以實(shí)現(xiàn)最佳板設(shè)計(jì)。NSMD焊盤(pán)是不被任何焊料掩模覆蓋的焊盤(pán)，而阻焊定義的（SMD）焊盤(pán)中有少量阻焊層蓋住焊盤(pán)平臺(tái)。下圖說(shuō)明了NSMD和SMD焊盤(pán)之間的區(qū)別。

圖2：NSMD和SMD焊盤(pán)

2. 層數(shù)估計(jì)與優(yōu)化

2.1 層數(shù)估計(jì)
???? 一種快速估計(jì)FPGA BGA封裝完全扇出所需PCB層數(shù)的方法是使用以下公式：

信號(hào)量（Signals）：對(duì)于XilinxFPGA、MPSoC/RFSoC和ACAP，信號(hào)量約為BGA球數(shù)量的60%。另外40%是電源和接地信號(hào)，它們通常通過(guò)過(guò)孔直接路由到自己的專(zhuān)用平面。該等式假定I/O利用率為100%。如果使用較少的I/O，則要路由的信號(hào)數(shù)量會(huì)相應(yīng)減少。 路由通道（Routing Channels）：是指離開(kāi)BGA區(qū)域的可用路由路徑的數(shù)量（一側(cè)的BGA引腳數(shù)量減去1，乘以四側(cè)）。下圖顯示了一個(gè)5x5網(wǎng)格，共有16個(gè)路由通道（每側(cè)四個(gè)路由通道乘以四邊）。

圖3：路由通道的定義

每個(gè)通道的路由（Routes per channel）是一個(gè)或兩個(gè)，這取決于在BGA焊盤(pán)之間路由一個(gè)還是兩個(gè)信號(hào)。下表顯示了完全路由Xilinx FPGA或ACAP所需的信號(hào)層的大致數(shù)量。

表1：每個(gè)封裝引腳的近似信號(hào)層

2.2 層數(shù)優(yōu)化
???? Versal體系結(jié)構(gòu)、UltraScale體系結(jié)構(gòu)、7系列和6系列封裝具有完整的焊球矩陣。有效路由這些封裝所需的真實(shí)層數(shù)由多種因素決定，包括：BGA尺寸（引腳數(shù)量） 、焊盤(pán)尺寸、焊盤(pán)間距和走線寬度、固定引腳 、背面鉆及制造技術(shù)。
1）BGA尺寸（引腳數(shù)量）?
???? BGA中引腳的數(shù)量表示要路由的信號(hào)的數(shù)量。由于物理空間的限制，路由所需的信號(hào)數(shù)量與所需信號(hào)層的數(shù)量成比例。 2）焊盤(pán)尺寸、焊盤(pán)間距和走線寬度
???? 焊盤(pán)的大小和間距決定了相鄰焊盤(pán)之間用于信號(hào)扇出的可用空間。基于所選擇的走線寬度，可以在相鄰焊盤(pán)之間路由一個(gè)或兩個(gè)信號(hào)。如果一個(gè)信號(hào)在相鄰焊盤(pán)之間扇出，則一個(gè)信號(hào)行可以在單個(gè)信號(hào)層上布線。但BGA封裝最外面的一行，它允許每層有兩條路由。

圖4：BGA扇出線寬變化 為了便于在BGA區(qū)域中布線，允許在BGA焊盤(pán)/過(guò)孔之間的關(guān)鍵空間（扇出區(qū)域）中縮窄走線寬度。然后，這允許在單個(gè)信號(hào)層上路由兩個(gè)信號(hào)行（如果路由最外面的行，則為三個(gè)）。走線在脫離扇出區(qū)域之后可以被加寬。在很短的距離內(nèi)寬度的變化可能會(huì)引起較小的阻抗變化。?

3）固定引腳
??? Xilinx FPGA和ACAP引腳的設(shè)計(jì)考慮到了最大的靈活性。然而，某些FPGA/ACAP信號(hào)，如JTAG、收發(fā)器輸入和輸出以及存儲(chǔ)器控制器信號(hào)（以及其他信號(hào)）具有固定位置，這意味著與可以根據(jù)需要交換的其他信號(hào)相比，這些信號(hào)的路由是有限的。固定位置導(dǎo)致布局權(quán)衡，這可能會(huì)對(duì)所需信號(hào)層的數(shù)量產(chǎn)生影響。

4）背面鉆孔

圖5：背鉆孔

背鉆孔是一種將未使用的過(guò)孔短截線的金屬鉆掉以消除短截線引起反射的可能性的技術(shù)，反射可能會(huì)導(dǎo)致信號(hào)完整性問(wèn)題。通常，由于可制造性問(wèn)題，反向鉆孔可以防止在焊盤(pán)和過(guò)孔之間路由多于一個(gè)信號(hào)的能力。在開(kāi)始和布局活動(dòng)之前，請(qǐng)始終咨詢PCB制造商關(guān)于反向鉆孔的能力。

5）制造技術(shù)

圖6：幾種過(guò)孔 可以使用幾種先進(jìn)的制造技術(shù)來(lái)減少布線設(shè)計(jì)所需的層數(shù)，盡管這些技術(shù)中的每一種都會(huì)增加板的制造成本：
????1）盲孔（+20%至+40%的制造成本）
????與通孔過(guò)孔相反，盲過(guò)孔不從頂層行進(jìn)到底層。盲過(guò)孔從頂層或底層傳播到內(nèi)部信號(hào)層，為其他布線騰出上方或下方的空間。
????2）埋入式過(guò)孔（+25%至+60%的制造成本）
????埋入過(guò)孔完全位于印刷電路板內(nèi)部，不接觸頂層或底層。

3）焊盤(pán)中過(guò)孔（+10%至+20%的制造成本）
????焊盤(pán)中通孔技術(shù)是將通孔直接放置在BGA焊盤(pán)上，從而減少了將信號(hào)跡線記錄到頂層或底層的需要。這允許在BGA下更容易的逸出路由，因?yàn)樾盘?hào)可以從焊盤(pán)直接向下傳播到另一層。此外，通過(guò)在頂部或底部布線層上不具有信號(hào)的任何部分，可以更好地提高信號(hào)的阻抗。下圖說(shuō)明了焊盤(pán)中過(guò)孔的機(jī)械設(shè)計(jì)。

圖7：過(guò)孔焊盤(pán)內(nèi)結(jié)構(gòu) 2.3 最大板厚度和縱橫比

縱橫比是板厚與最小孔徑的比值，數(shù)值越大，加工難度也就越大。

最大板厚度是最小鉆孔直徑和縱橫比的函數(shù)，兩者都由PCB制造商提供。15:1的典型縱橫比表明板的厚度不能超過(guò)鉆頭直徑的15倍。例如，10mil的鉆頭直徑將導(dǎo)致150mil的最大板厚度。除了CP封裝外，Xilinx建議成品鉆頭直徑為10～15mil，這意味著實(shí)際鉆頭直徑約為13～18mil（電鍍通常將直徑減小約3mil）。10mil的鉆頭將導(dǎo)致10:1比例的最大板厚度為100mil，或15:1比例的150mil。先進(jìn)的制造技術(shù)可以支持17:1到22:1的比例，但成本會(huì)增加。

3. 推薦的1.0mm、0.92mm、0.8mm和0.5mm器件BGA焊盤(pán)、過(guò)孔和走線尺寸 3.1 推薦的1.0 mm、0.92 mm、0.8 mm和0.5 mm器件BGA焊盤(pán)和過(guò)孔尺寸

XilinxBGA器件的FPGA/ACAP球墊和過(guò)孔的尺寸定義如下圖所示。下表顯示了基于BGA球間距的實(shí)際尺寸。

圖8：BGA球和過(guò)孔尺寸定義

表2:BGA球和過(guò)孔尺寸

3.2 推薦的1.0 mm、0.92 mm、0.8 mm和0.5 mm器件焊盤(pán)和過(guò)孔之間的布線 BGA間距和BGA焊盤(pán)/過(guò)孔直徑?jīng)Q定了焊盤(pán)或過(guò)孔之間可用于布線的空間大小。標(biāo)準(zhǔn)PCB工藝可以允許3.5mil間距的低至3.5mil的走線寬度。先進(jìn)的工藝可以允許具有2mil間距的低至2mil的走線寬度。建議的走線路由如下圖所示。

圖9：BGA/走線路由尺寸 表3：BGA/走線路由尺寸

?3.3 推薦的Vias之間走線 一個(gè)或兩個(gè)走線可以在用于1.0mm、0.92mm和0.80mm間距器件的過(guò)孔之間布線。由于所需的緊密間隔和走線寬度，在間隔0.5mm的過(guò)孔之間布線是不實(shí)際的。對(duì)于這些情況，建議使用焊盤(pán)中過(guò)孔技術(shù)來(lái)增加通孔之間的間距。推薦的過(guò)孔間走線如下圖所示。

圖10：過(guò)孔間走線

表4：過(guò)孔間走線

審核編輯：黃飛

?