基于FPGA的高階調(diào)制16APSK體制信號(hào)的相干解調(diào)算法淺析

隨著無人機(jī)、衛(wèi)星等領(lǐng)域?qū)y(cè)控通信對(duì)信息傳輸量的要求不斷增加，傳輸數(shù)據(jù)率越來越高，在信道帶寬一定的條件下，最好使用多進(jìn)制調(diào)制體制。16QAM的頻譜利用率為4 bit/s/Hz，是目前常用的BPSK/QPSK體制的4/2倍，在頻帶利用率和誤碼率之間得到很好的折衷?？紤]到功率利用率、噪聲性能與設(shè)備復(fù)雜度等多方面因素，16APSK（星型16QAM）是一種合適的信號(hào)體制。以上需求促進(jìn)了對(duì)該體制解調(diào)接收技術(shù)的研究以及關(guān)鍵技術(shù)攻關(guān)。

1 16APSK體制介紹

16APSK體制又稱為星型16QAM，不同于一般的QAM信號(hào)，它的星座圖是由內(nèi)外2個(gè)同心圓組成，通過這樣的星座設(shè)計(jì)，減少了信號(hào)的幅度變化，更易于對(duì)放大器的非線性進(jìn)行補(bǔ)償，適應(yīng)線性特性不好的傳輸信道，以獲得更高的頻譜利用率，也有利于降低解調(diào)難度。如果將16個(gè)星座點(diǎn)的APSK調(diào)制分解為2個(gè)獨(dú)立的8PSK調(diào)制，這樣形成的APSK星座圖是直徑不同的2個(gè)圓形，得到APSK調(diào)制的仿真結(jié)果如圖1所示。

2 16APSK信號(hào)相干解調(diào)算法

16APSK信號(hào)采用相干算法進(jìn)行解調(diào)，圖2所示為16APSK信號(hào)相干算法解調(diào)框圖。從圖中可見，涉及到的關(guān)鍵技術(shù)和算法有：相干載波恢復(fù)算法、定時(shí)同步算法、幅值相位判決算法等。

2.1 相干載波恢復(fù)算法

采用相干解調(diào)算法，需要對(duì)載波進(jìn)行精確的相位同步。同時(shí)，考慮到須在較短時(shí)間內(nèi)建立載波同步，采用一種鎖相環(huán)（PLL）聯(lián)合基于頻率檢測(cè)環(huán)路算法的鎖頻環(huán)（AFC）的結(jié)構(gòu)來做載波恢復(fù)?；窘Y(jié)構(gòu)如圖3所示。

載波恢復(fù)首先用頻率檢測(cè)環(huán)路FD（Frequency Detector）對(duì)接收信號(hào)進(jìn)行載波頻率恢復(fù)，此時(shí)環(huán)路工作于捕獲模式。FD采用了基于最大似然估計(jì)的GFD（GardnerFD）簡化算法，其頻率誤差實(shí)現(xiàn)公式為：

ε（t）=IFMF×QMF-IMF×QFMF （1）

其中，t為時(shí)間，I為同相支路，Q為正交支路。IMF是I經(jīng)過匹配濾波后的數(shù)據(jù)，IFMF是I經(jīng)過頻率匹配濾波后的數(shù)據(jù)，QMF是Q經(jīng)過匹配濾波后的數(shù)據(jù)，QFMF是Q經(jīng)過頻率匹配濾波后的數(shù)據(jù)。由GFD算法得到的頻率誤差結(jié)果經(jīng)過環(huán)路濾波器后去更新NCO頻率值。

頻率檢測(cè)器的捕獲范圍大，但是跟蹤精度較差。所以在FD鎖定（頻率鎖定檢測(cè)到載波頻偏小于符號(hào)速率的1/1 000時(shí)FD鎖定）之后，要切換到鎖相環(huán)上對(duì)載波進(jìn)行精確跟蹤。

針對(duì)APSK信號(hào)載波同步有一些經(jīng)典算法，如判決引導(dǎo)（DD）算法、極性判決算法等。但都存在不足：DD算法可以穩(wěn)定跟蹤載波，但同步建立時(shí)間長、跟蹤范圍較窄；極性判決算法同步建立時(shí)間較短，但跟蹤精度沒有DD算法好。經(jīng)綜合考慮，本設(shè)備采用一種簡化星座圖（RC-DD）算法。

根據(jù)APSK星座特點(diǎn)，對(duì)8-8APSK星座進(jìn)行三次方處理，得到如圖4所示星座?？梢钥吹?，其星座最外圈8個(gè)點(diǎn)相當(dāng)于8PSK，內(nèi)、外圓的半徑相比更加懸殊。在對(duì)其相位同步時(shí)，可對(duì)內(nèi)圓的信號(hào)點(diǎn)忽略進(jìn)行粗調(diào)，其方法類似于對(duì)8PSK進(jìn)行相位同步，因?yàn)橹豢紤]外圓，所以其幅度最大，相當(dāng)于提高了信噪比。

2.2 定時(shí)同步算法

16APSK解調(diào)端的定時(shí)同步模塊包括誤差提取和誤差校正兩個(gè)部分，誤差提取模塊采用Gardner算法，而誤差校正通過內(nèi)插實(shí)現(xiàn)。

其中，r為采樣點(diǎn)，yI、yQ分別為I、Q支路的內(nèi)插值。每個(gè)符號(hào)2個(gè)采樣點(diǎn)，I、Q兩路數(shù)據(jù)同時(shí)參與運(yùn)算。提取的誤差信號(hào)送入環(huán)路濾波器以濾除噪聲的影響。模塊利用同步定時(shí)誤差信號(hào)調(diào)整下一次進(jìn)行內(nèi)插的時(shí)刻，使由內(nèi)插值計(jì)算所得的同步誤差信號(hào)逐漸趨于零。該算法適用于捕獲和跟蹤兩種模式，并且定時(shí)誤差值與載波相位無關(guān)，即符號(hào)同步可以在載波相位鎖定前達(dá)到收斂。

定時(shí)同步模塊由內(nèi)插器、時(shí)鐘誤差提取、環(huán)路濾波器以及控制器組成。本系統(tǒng)采用多項(xiàng)式內(nèi)插器實(shí)現(xiàn)內(nèi)插計(jì)算。多項(xiàng)內(nèi)插可視為低通濾波，對(duì)其頻率響應(yīng)的要求是：在0～1/（2TS）（TS為采樣時(shí)刻）的頻率范圍內(nèi)具有平坦的響應(yīng)和線性相位，且能盡可能地抑制信號(hào)中的高頻分量。通常的內(nèi)插器有線性、拋物線和三次內(nèi)插，由于具有高效的Farrow結(jié)構(gòu)，即濾波器系數(shù)可以分解為固定系數(shù)與誤差量的冪次乘積之和的形式，并且內(nèi)插性能較好，故選用了三次內(nèi)插器，代價(jià)是增加了計(jì)算量。其結(jié)構(gòu)如圖5所示。其中，C（0）～C（3）為濾波器系數(shù)，m為整數(shù)倍誤差，？滋k為分?jǐn)?shù)倍誤差。

軟件無線電的數(shù)字接收機(jī)實(shí)現(xiàn)。在本設(shè)計(jì)中只使用一片信號(hào)處理FPGA及CPCI接口FPGA即可完成整個(gè)16APSK信號(hào)數(shù)字接收機(jī)。

信號(hào)處理FPGA使用Xilinx公司的XC5VLX330，在XC5VLX330芯片上的實(shí)現(xiàn)占用了21%的Slice資源、43%的BlockRAM資源。使用CPCI接口FPGA芯片可將解調(diào)接收到的基帶數(shù)據(jù)通過CPCI接口傳輸給與硬件平臺(tái)連接的工控機(jī)平臺(tái)，完成數(shù)據(jù)存儲(chǔ)、處理等后續(xù)工作。圖7所示為硬件實(shí)測(cè)16APSK信號(hào)在50 Mb/s碼速率下的解調(diào)星座圖。

本文針對(duì)無線測(cè)控通信任務(wù)中的高速數(shù)據(jù)傳輸需求，提出了一種使用高階調(diào)制16APSK體制信號(hào)的相干解調(diào)算法，給出其工作流程框圖，說明各主要模塊的設(shè)計(jì)方法，并給出了在碼速率50 Mb/s下的數(shù)字接收機(jī)的實(shí)現(xiàn)結(jié)果。該接收機(jī)兼顧解調(diào)性能與實(shí)現(xiàn)復(fù)雜度，具有較高的工程應(yīng)用價(jià)值。