基于FPGA的LTE解決方案

基帶處理信號鏈帶來了嚴峻挑戰(zhàn)，同時也為實現(xiàn)基站收發(fā)信機技術(shù)的創(chuàng)新創(chuàng)造了大好機會。因此，它成為原始設(shè)備生產(chǎn)商實現(xiàn)產(chǎn)品差分的一個關(guān)鍵領(lǐng)域也就不足為奇了。隨著人們逐步認識到，用于早期2G和3G系統(tǒng)的許多技術(shù)不能滿足3GPP 長期演進（LTE）（第4 代無線技術(shù)）的性能和延遲要求，基帶架構(gòu)設(shè)計領(lǐng)域的競爭變得更加激烈了。

不僅處理鏈需要比以前強大得多的處理功能，而且所有功能的設(shè)計都需要在更短的時間里完成。除了一系列設(shè)計挑戰(zhàn)外，系統(tǒng)設(shè)計人員還需要幫助運營商實現(xiàn)他們的投資和運營成本削減目標。圖1顯示了基帶處理系統(tǒng)設(shè)計面臨的這些主要壓力。

圖1 不斷演進的基帶處理需求帶來的挑戰(zhàn)

基于FPGA的解決方案可以滿足所有這些需求，同時避免常見的性能問題和瓶頸。很多公司正在實施各種計劃（如賽靈思新推出的 LTE上行鏈路通道解碼器和 LTE下行鏈路通道編碼器LogiCOREsTM等），希望在單一 IP解決方案中納入多種關(guān)鍵的第1層功能，進而消除FPGA 普及道路上的種種障礙。

硅技術(shù)的進步是推動無線通信取得成功的一個關(guān)鍵因素，因為它可以將更復(fù)雜的算法的應(yīng)用范圍從實驗室擴大到實際產(chǎn)品中。這方面的一個例子是3G網(wǎng)絡(luò)中迭代Turbo糾錯技術(shù)的采用。這是一種新技術(shù)，在10年內(nèi)完成了從最初發(fā)現(xiàn)到最終商業(yè)推出的整個過程。創(chuàng)新步伐在繼續(xù)加快。最值得注意的是，空間維度（spatial dimension）通過多種多入多（MIMO）天線技術(shù)被應(yīng)用到無線通信網(wǎng)絡(luò)中。

然而，隨著第4代空中接口的出現(xiàn)，壓力不斷增加，到了以DSP為中心的傳統(tǒng)可編程通道卡架構(gòu)難以應(yīng)對的地步。FPGA和DSP之間的傳統(tǒng)劃分受性能瓶頸的限制。這種限制的影響很大，因為它們之間需要傳輸?shù)臄?shù)據(jù)量非常大。

那么，我們?nèi)绾尾拍芟@種瓶頸？關(guān)鍵在于簡化第1層系統(tǒng)架構(gòu)，消除芯片間所有不必要的數(shù)據(jù)傳輸。這種簡化流程會帶來一些問題——全部與基于數(shù)字信號處理器的架構(gòu)的可擴展性有關(guān)。設(shè)計人員需要更強大的Intellectual Property（IP）、軟件和支持，幫助他們完成向第1層系統(tǒng)架構(gòu)的遷移。在這種第1層系統(tǒng)架構(gòu)中，大多數(shù)功能在可編
程的硬件中實現(xiàn)而不是在DSP中實現(xiàn)。

簡化第1層設(shè)計讓我們更深入地分析一下將FPGA單純用作協(xié)處理器時從DSP處理器上卸載Turbo解碼功能所帶來的問題。在一般的LTE基帶設(shè)計（見圖2）中分析這種分區(qū)的有效性時，賽靈思的系統(tǒng)設(shè)計工程師們發(fā)現(xiàn)，通過SRIO連接在DSP處理器和FPGA之間傳輸數(shù)據(jù)就會占用20%以上的延遲和時序預(yù)算。令人震驚的是，這還不是最壞情況。如果加上使用更高調(diào)制方法（如64-QAM ）編碼的混合數(shù)據(jù)，1/3碼率的2個MIMO代碼字和20-MHz的LTE頻帶，這一比例很快會變得更高。

一種應(yīng)對辦法是添加更大的“管道”，通過部署速度高達數(shù)千兆比特的收發(fā)信機連接來傳輸數(shù)據(jù)。以這種方式構(gòu)建系統(tǒng)是完全可行的，但它會導(dǎo)致系統(tǒng)功耗的不必要增加，因為這種情況下需要相對高帶寬的高速串行連接來傳輸數(shù)據(jù)，而且橋接功能是重復(fù)的，因此需要更多硬件資源。

還有一種更理想的解決方案。通過將大部分第1層功能納入到FPGA中，設(shè)計人員就可以避免這部分不必要的開銷，用這些資源提高系統(tǒng)吞吐量，縮短延遲，同時降低功耗。功耗的降低這一項就可以直接提高可靠性，降低系統(tǒng)成本并節(jié)約運營成本。

圖2 常見LTE系統(tǒng)中FPGA和DSP之間需要的數(shù)據(jù)速率

這種架構(gòu)方法可以從根本上消除對DSP的需要——當然，如果希望的話也可以使用DSP來執(zhí)行一些低速率的功能。利用這種分區(qū)方法，F(xiàn)PGA就可以實現(xiàn)完整的第1層基帶功能，將媒體訪問控制和HARQ處理等其它高層功能留給更經(jīng)濟高效的通用處理器或網(wǎng)絡(luò)處理器完成——這些處理器可以處理額外的遠程連接功能。通過將所有高性能、時間關(guān)鍵的功能集成到單一平臺上，F(xiàn)PGA可以有效地避開延遲和帶寬限制；同時，分區(qū)也變成了一項簡單得多的任務(wù)。

迄今為止，阻礙我們采用這種方法的主要障礙是需要簡化從最初的設(shè)計到硬件生產(chǎn)的整個流程。此外，對已經(jīng)習慣DSP設(shè)計流程的設(shè)計人員來說，他們需要先進的IP和開發(fā)工具，幫助他們更容易地利用FPGA 的強大功能，并在其中迅速高效地開發(fā)基帶功能。賽 靈思的LTE上行鏈路通道解碼器和LTE下行鏈路通道編碼器LogiCOREs可以消除這些障礙，因為它可以將多種關(guān)鍵的第1層功能集成到單一IP解決方案中，而這個解決方案可以通過Xilinx CORE GeneratorTM工具的圖形用戶界面進行靈活定制。利用這種設(shè)計流程，F(xiàn)PGA經(jīng)驗有限的工程師們就可以集中精力于更廣泛的系統(tǒng)設(shè)計，從而大大減輕開發(fā)和集成工作量。

未來發(fā)展方向

更快速、低延遲的連接是LTE的一個關(guān)鍵要求，在第4 代以后的未來系統(tǒng)中也將如此。隨著這些以數(shù)據(jù)為中心的無線系統(tǒng)的演進，采用傳統(tǒng)的DSP和FPGA分區(qū)方法的許多公司將發(fā)現(xiàn)，在不同芯片間傳輸數(shù)據(jù)的開銷高得難以接受。對于希望在產(chǎn)品設(shè)計中獲得額外優(yōu)勢的設(shè)計人員來說，他們可以更輕松地使用基于FPGA的解決方案。擺脫傳統(tǒng)系統(tǒng)設(shè)計方法束縛的設(shè)計人員將能夠開發(fā)出先進的產(chǎn)品，遠離那些將繼續(xù)困擾競爭對手的性能問題和瓶頸。