什么是ASIC技術(shù)？ASIC設(shè)計(jì)方式的演變

提供規(guī)定的全套功能，通常是用于專門設(shè)備中的集成電路。

按用戶需要，面向特定用途而專門設(shè)計(jì)制作的集成電路。大量生產(chǎn)并標(biāo)準(zhǔn)化的通用集成電路一般不能滿足全部用戶的需要，研制新的電子系統(tǒng)常需各種具有特殊功能或特殊技術(shù)指標(biāo)的集成電路。定制集成電路是解決這個(gè)問(wèn)題的重要途徑之一，是集成電路發(fā)展的一個(gè)重要方面。

按制作方式可分為全定制集成電路和半定制集成電路。全定制集成電路是按照預(yù)期功能和技術(shù)指標(biāo)而專門設(shè)計(jì)制成的集成電路，制造周期長(zhǎng)、成本高 ，制成后不易修改 ，但性能比較理想 ，芯片面積小，集成度高。半定制集成電路制法很多，其中的門陣列法是先將標(biāo)準(zhǔn)電路單元如門電路加工成半成品（門陣列、門海等），然后按用戶的技術(shù)要求進(jìn)行設(shè)計(jì)，將芯片上的各標(biāo)準(zhǔn)電路單元連成各種功能電路，進(jìn)而連成所要的大規(guī)模集成電路。采用此法，從預(yù)制的半成品母片出發(fā)，借助計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng) ，只須完成一 、兩塊連線用的掩膜版再進(jìn)行后工序加工，即可得到預(yù)期的電路 。 因此研制周期大大縮短 、成本降低、修改設(shè)計(jì)方便，宜于大批量生產(chǎn)。缺點(diǎn)是芯片面積利用率低，性能不如全定制集成電路。

ASIC的設(shè)計(jì)手段的演變過(guò)程

IC的設(shè)計(jì)方法和手段經(jīng)歷了幾十年的發(fā)展演變，從最初的全手工設(shè)計(jì)發(fā)展到現(xiàn)在先進(jìn)的可以全自動(dòng)實(shí)現(xiàn)的過(guò)程。這也是近幾十年來(lái)科學(xué)技術(shù)，尤其是電子信息技術(shù)發(fā)展的結(jié)果。從設(shè)計(jì)手段演變的過(guò)程劃分，設(shè)計(jì)手段經(jīng)歷了手工設(shè)計(jì)、計(jì)算機(jī)輔助設(shè)計(jì)（ICCAD）、電子設(shè)計(jì)自動(dòng)化EDA、電子系統(tǒng)設(shè)計(jì)自動(dòng)化ESDA以及用戶現(xiàn)場(chǎng)可編程器階段。集成電路制作在只有幾百微米厚的原形硅片上，每個(gè)硅片可以容納數(shù)百甚至成千上萬(wàn)個(gè)管芯。集成電路中的晶體管和連線視其復(fù)雜程度可以由許多層構(gòu)成，目前最復(fù)雜的工藝大約由6層位于硅片內(nèi)部的擴(kuò)散層或離子注入層，以及6層位于硅片表面的連線層組成。就設(shè)計(jì)方法而言，設(shè)計(jì)集成電路的方法可以分為全定制、半定制和可編程IC設(shè)計(jì)三種方式。

ASIC（Application Specific Integrated Circuits，專用集成電路），是指應(yīng)特定用戶要求或特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。 ASIC作為集成電路（IC）技術(shù)與特定用戶的整機(jī)或系統(tǒng)技術(shù)緊密結(jié)合的產(chǎn)物，與通用集成電路相比，在構(gòu)成電子系統(tǒng)時(shí)具有以下幾個(gè)方面的優(yōu)越性：

1. 縮小體積、減輕重量、降低功耗；

2. 提高可靠性，用ASIC芯片進(jìn)行系統(tǒng)集成后，外部連線減少，因而可靠性明顯提高；

3. 易于獲得高性能，ASIC是針對(duì)專門應(yīng)用而特別設(shè)計(jì)的；系統(tǒng)設(shè)計(jì)、電路設(shè)計(jì)、工藝設(shè)計(jì)之間緊密結(jié)合，這種一體化的設(shè)計(jì)有利于獲得前所未有的高性能系統(tǒng)；

4. 可增強(qiáng)保密性，電子產(chǎn)品中的ASIC芯片對(duì)用戶來(lái)說(shuō)相當(dāng)于一個(gè)“黑匣子”，難于仿造；

5. 在大批量應(yīng)用時(shí)，可顯著降低系統(tǒng)成本。

全定制設(shè)計(jì)簡(jiǎn)述

全定制ASIC是利用集成電路的最基本設(shè)計(jì)方法（不使用現(xiàn)有庫(kù)單元），對(duì)集成電路中所有的元器件進(jìn)行精工細(xì)作的設(shè)計(jì)方法。全定制設(shè)計(jì)可以實(shí)現(xiàn)最小面積，最佳布線布局、最優(yōu)功耗速度積，得到最好的電特性。該方法尤其適宜于模擬電路，數(shù)?；旌想娐芬约皩?duì)速度、功耗、管芯面積、其它器件特性（如線性度、對(duì)稱性、電流容量、耐壓等）有特殊要求的場(chǎng)合；或者在沒(méi)有現(xiàn)成元件庫(kù)的場(chǎng)合。

ASIC與cpu的關(guān)系

CPU是讀取外部程序代碼指令流來(lái)執(zhí)行并生成結(jié)果的，而專用芯片（ASIC）則是通過(guò)讀入原始數(shù)據(jù)信號(hào)，在經(jīng)過(guò)內(nèi)部邏輯電路之后直接生成了輸出信號(hào)。一片頻率100MHz的FPGA在運(yùn)行專用邏輯的時(shí)候速度也會(huì)高于頻率幾GHz的CPU 。