AM調(diào)制的FPGA實(shí)現(xiàn)原理和步驟

一、說(shuō)明：

功能：AM調(diào)制

平臺(tái)：Vivado 2016.4 和 Matlab R2017a

二、原理：

1. AM調(diào)制原理

AM已調(diào)信號(hào)的時(shí)域表達(dá)式：

已調(diào)信號(hào)的頻域表達(dá)式：

本質(zhì)上AM調(diào)制就是頻譜的搬移。

AM調(diào)制的系統(tǒng)框圖

將調(diào)制信號(hào)加上一個(gè)直流分量，保證信號(hào)的最小值大于零，然后再和載波相乘，得到已調(diào)信號(hào)。

三、AM調(diào)制的FPGA實(shí)現(xiàn)

1.產(chǎn)生調(diào)制信號(hào)和載波信號(hào)

調(diào)用ROM IP核在FPGA內(nèi)部產(chǎn)生兩路余弦信號(hào)，其中一路信號(hào)用于模擬外部輸入的調(diào)制信號(hào)，另一路用作載波信號(hào)。

在配置ROM IP核之前，需要用Matlab生.coe文件，存放在ROM核里。

Matlab生成.coe文件：

%---------------------------------%

width=8; %設(shè)置rom的位寬

depth=1024; %設(shè)置rom的深度

%---------------------------------%

x=linspace（0，2*pi，depth）; %在一個(gè)周期內(nèi)產(chǎn)生depth個(gè)采樣點(diǎn)

y_cos=cos（x）; %生成余弦函數(shù)

%y_cos=sin（x）; %生成正弦函數(shù)

%y_cos=round（y_cos*（2^（width-1）-1））+2^（width-1）-1; %將數(shù)據(jù)轉(zhuǎn)化成整數(shù)，生成無(wú)符號(hào)數(shù)

y_cos=round（y_cos*（2^（width-1）-1））; %將數(shù)據(jù)轉(zhuǎn)化成整數(shù)，生成有符號(hào)數(shù)

plot（x，y_cos）; %繪圖

fid = fopen（‘E：WorkspaceDDSDesignIP_Corecos.coe’，‘wt’）;

fprintf（fid，‘memory_initialization_radix = 10; memory_initialization_vector = ’）;

for i = 1 ： depth

if mod（i-1，8） == 0

fprintf（fid，‘ ’）;

end

fprintf（fid，‘%6d，’，y_cos（i））;

end

fclose（fid）; %關(guān)閉文件

生成.coe文件后就可以進(jìn)行IP核的配置了。

ROM核具體配置：

配置完IP核后，編寫控制模塊，產(chǎn)生兩路信號(hào)。其中，調(diào)制信號(hào)上疊加的直流分量的大小為調(diào)制信號(hào)的峰值，這樣將得到調(diào)制度為100%的已調(diào)信號(hào)。如果要得到不同的調(diào)制度，則需要疊加不同大小的直流分量，同時(shí)需要注意定義的數(shù)據(jù)位寬，防止數(shù)據(jù)溢出。

產(chǎn)生載波和帶有直流分量的調(diào)制信號(hào)：

module cos_make（

input clk，

input rst_n，

output reg ［7:0］ cos_s，

output reg signed ［7:0］ cos_c

）;

//------------------------------------//

parameter freq_s = 32‘d429497; //調(diào)制信號(hào)頻率10k

parameter freq_c = 32’d42949673; //載波頻率1M

parameter cnt_width = 8‘d32;

//------------------------------------//

//------------------------------------//

reg ［cnt_width-1:0］ cnt_s = 0;

reg ［cnt_width-1:0］ cnt_c = 0;

wire ［9:0］ addr_s;

wire ［9:0］ addr_c;

always @（posedge clk or negedge rst_n） begin

if（！rst_n） begin

cnt_s 《= 0;

cnt_c 《= 0;

end

else begin

cnt_s 《= cnt_s + freq_s;

cnt_c 《= cnt_c + freq_c;

end

end

assign addr_s = cnt_s［cnt_width-1:cnt_width-10］;

assign addr_c = cnt_c［cnt_width-1:cnt_width-10］;

//------------------------------------//

//------------調(diào)用ROM核----------------//

wire signed ［7:0］ cos_s_r;

wire signed ［7:0］ cos_c_r;

ROM ROM_inst（

.clka （clk），

.addra （addr_s），

.douta （cos_s_r），

.clkb （clk），

.addrb （addr_c），

.doutb （cos_c_r）

）;

always @（posedge clk or negedge rst_n） begin

if（！rst_n） begin

cos_s 《= 0;

cos_c 《= 0;

end

else begin

cos_s 《= cos_s_r + 8 ’d128; //加上大小為峰值的直流分量

cos_c 《= cos_c_r;

end

end

endmodule

2.生成AM調(diào)制信號(hào)

得到兩路信號(hào)后就可以用乘法器將兩路信號(hào)相乘，得到已調(diào)信號(hào)。

乘法器具體配置：

AM調(diào)制的頂層模塊：

module modulate（

input clk，

input rst_n，

output signed ［15:0］ AM_mod

）;

wire ［7:0］ cos_s;

wire signed ［7:0］ cos_c;

//------------調(diào)用出波模塊------------//

cos_make cos_make_inst0（

.clk （clk），

.rst_n （rst_n），

.cos_s （cos_s），

.cos_c （cos_c）

）;

//-----------------------------------//

//------------調(diào)用乘法器--------------//

MULT MULT_inst1（

.CLK （clk），

.A （cos_s），

.B （cos_c），

.P （AM_mod）

）;

endmodule

3.仿真調(diào)制結(jié)果

以上AM調(diào)制過(guò)程基本完成，但是正確與否還需要通過(guò)仿真來(lái)確定，接下來(lái)編寫仿真用的測(cè)試模塊。

TestBeach的編寫：

timescale 1ns/1ps

module tb_AM（）;

//---------接口設(shè)置----------//

reg sclk;

reg rst_n;

wire signed ［15:0］ AM_mod;

//--------------------------//

initial sclk = 1;

always #5 sclk = ~sclk; //100M時(shí)鐘

initial begin

rst_n = 0;

#500

rst_n = 1;

end

//--------------------------//

modulate modulate_inst0（

.clk （sclk），

.rst_n （rst_n），

.AM_mod （AM_mod）

）;

endmodule

在Vivado中將各個(gè)文件添加進(jìn)工程后，運(yùn)行仿真。

仿真結(jié)果如下：

已調(diào)信號(hào)能明顯看到包絡(luò)，并且包絡(luò)的頻率同調(diào)制信號(hào)一致，表明AM調(diào)制正確。