）。從這些產(chǎn)品的數(shù)據(jù)表中我可以看出，對(duì)于大多數(shù)上述FPGA來說，這應(yīng)該是可行的。然而，該設(shè)計(jì)可以使用比標(biāo)準(zhǔn)1.25V共模低的共模電壓。這可能是600mV的共模電壓。當(dāng)共模電壓從標(biāo)稱值1.25V降低時(shí)，FPGA上LVDS接收器的速度是否會(huì)降低？
2020-06-16 08:44:15
閾值電壓柵的晶體管，以此來降低芯片的靜態(tài)功耗。1引言FPGA因其可以降低成本和設(shè)計(jì)周期，已經(jīng)被廣泛用于實(shí)現(xiàn)大規(guī)模的數(shù)字電路和系統(tǒng)。隨著數(shù)字電路規(guī)模越來越大，時(shí)鐘頻率越來越高，也增加了FPGA的復(fù)雜性
2020-04-28 08:00:00
FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-11-05 07:54:43
FPGA（現(xiàn)場(chǎng)可編程邏輯器件）產(chǎn)品近幾年的演進(jìn)趨勢(shì)越來越明顯：一方面，FPGA供應(yīng)商致力于采用當(dāng)前最先進(jìn)的工藝來提升產(chǎn)品的性能，降低產(chǎn)品的成本；另一方面，越來越多的通用IP（知識(shí)產(chǎn)權(quán)）或客戶定制IP
2012-11-07 20:25:53
FPGA（現(xiàn)場(chǎng)可編程邏輯器件）產(chǎn)品近幾年的演進(jìn)趨勢(shì)越來越明顯：一方面，FPGA供應(yīng)商致力于采用當(dāng)前最先進(jìn)的工藝來提升產(chǎn)品的性能，降低產(chǎn)品的成本；另一方面，越來越多的通用IP（知識(shí)產(chǎn)權(quán)）或客戶定制IP
2012-11-20 20:09:57
優(yōu)化的部件或封裝， 然而 EasyPath-6 FPGA獨(dú)樹一幟，它是唯一一款支持基礎(chǔ)產(chǎn)品系列的所有器件、所有封裝、所有速度等級(jí)以及溫度等級(jí)的 FPGA 成本降低解決方案。這意味著客戶可任意選擇
2012-08-11 18:17:16
FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-08-29 07:52:29
目前許多終端市場(chǎng)對(duì)可編程邏輯器件設(shè)計(jì)的低功耗要求越來越苛刻。工程師們?cè)谠O(shè)計(jì)如路由器、交換機(jī)、基站及存儲(chǔ)服務(wù)器等通信產(chǎn)品時(shí),需要密度更大、性能更好的FPGA,但滿足功耗要求已成為非常緊迫的任務(wù)。而在
2019-07-15 08:16:56
。除此之外，設(shè)計(jì)中采用一些低功耗技巧，也可以降低靜態(tài)功耗。IGLOO具有功耗友好的器件架構(gòu)，能提供靜態(tài)、睡眠、Flash*Freeze功耗模式，允許采用動(dòng)態(tài)電壓和頻率調(diào)節(jié)技術(shù)來降低系統(tǒng)整體實(shí)際功耗。提供可選擇
2019-07-05 07:19:19
VIRTEX-5FPGA - DC and Switching Characteristics - Xilinx, Inc
2022-11-04 17:22:44
設(shè)計(jì)技巧為什么能夠節(jié)省功耗？降低FPGA功耗的設(shè)計(jì)技巧有哪些？
2021-04-30 06:04:19
降低FPGA功耗的設(shè)計(jì)技術(shù) Design Techniques to Reduce Power Consumption Each generation of FPGAs gets
2009-12-18 16:49:59
降低一個(gè)MCU的主頻就能降低運(yùn)行的功耗嗎
2023-10-11 08:15:48
一、前言低功耗是MCU的一項(xiàng)非常重要的指標(biāo)，比如某些可穿戴的設(shè)備，其攜帶的電量有限，如果整個(gè)電路消耗的電量特別大的話，就會(huì)經(jīng)常出現(xiàn)電量不足的情況，影響用戶體驗(yàn)。二、降低MCU功耗平時(shí)我們?cè)谧?b class="flag-6" style="color: red">產(chǎn)品
2022-02-11 07:12:23
串聯(lián)電阻大概是線圈電阻的兩倍。繼電器閉合可靠性稍微有所降低。但功耗僅有原來不串電阻的1/3，繼電器線圈發(fā)熱減少許多，延長使用壽命
2019-01-08 16:11:58
密度和新增硬件性能，比第一代產(chǎn)品成本降低了30％。這些新器件比同類競(jìng)爭(zhēng)FPGA價(jià)格低50％，而速度卻提高了50％。此外，Nios II軟核嵌入式處理器比最初的Nios處理器功能更強(qiáng)大，而占用的邏輯單元（LE）更少。
2019-07-19 07:35:48
，推薦使用?！ ? CycloneII：Cyclone的下一代產(chǎn)品，2005年開始推出，90nm工藝，1.2v內(nèi)核供電，屬于低成本FPGA，性能和Cyclone相當(dāng)，提供了硬件乘法器單元 簡(jiǎn)評(píng)：剛剛推出的新一代低成本
2018-08-20 09:52:02
CC2530芯片 ZED 和ZC,在組網(wǎng)正常的情況下，ZED可以進(jìn)入低功耗模式，電流在uA級(jí)別。當(dāng)關(guān)閉ZC后，ZED會(huì)持續(xù)的進(jìn)行網(wǎng)絡(luò)發(fā)現(xiàn)，無法進(jìn)入低功耗模式。電流達(dá)28mA；求教，如何降低ZC發(fā)現(xiàn)網(wǎng)絡(luò)的頻次以降低功耗？或者有其他什么方法來降低功耗？
2016-04-07 14:19:54
第一代產(chǎn)品成本降低了30％。這些新器件比同類競(jìng)爭(zhēng)FPGA價(jià)格低50％，而速度卻提高了50％。此外，Nios II軟核嵌入式處理器比最初的Nios處理器功能更強(qiáng)大，而占用的邏輯單元（LE）更少。
2019-07-18 07:43:25
賽靈思公司(Xilinx)最新推出的ISE 12軟件設(shè)計(jì)套件，實(shí)現(xiàn)了具有更高設(shè)計(jì)生產(chǎn)力的功耗和成本的突破性優(yōu)化。ISE 設(shè)計(jì)套件首次利用“智能”時(shí)鐘門控技術(shù)，將動(dòng)態(tài)功耗降低多達(dá) 30%。
2019-11-08 08:27:56
賽靈思公司(Xilinx)最新推出的ISE 12軟件設(shè)計(jì)套件，實(shí)現(xiàn)了具有更高設(shè)計(jì)生產(chǎn)力的功耗和成本的突破性優(yōu)化。ISE 設(shè)計(jì)套件首次利用“智能”時(shí)鐘門控技術(shù)，將動(dòng)態(tài)功耗降低多達(dá) 30%。
2019-08-20 08:33:19
FPGA系列專為豐富的連接功能和降低功耗而優(yōu)化設(shè)計(jì)，支持系統(tǒng)開發(fā)人員滿足市場(chǎng)對(duì)新功能的需求，同時(shí)還可通過降低多達(dá)50%的功耗來降低系統(tǒng)成本，從而提供更加綠色的產(chǎn)品。
2019-07-26 06:47:56
產(chǎn)物。Xilinx Virtex-II 系列平臺(tái) FPGA 提供了現(xiàn)有任何可編程邏輯解決方案的最高性能和最高密度?；鶞?zhǔn)測(cè)試程序表明，該系列產(chǎn)品在系統(tǒng)性能上比最相近的競(jìng)爭(zhēng)器件高出 38%。盡管容量從四萬到八百萬系統(tǒng)
2013-09-06 16:28:27
的。”Microchip先進(jìn)單片機(jī)架構(gòu)部產(chǎn)品營銷經(jīng)理崔勇介紹說，而且Microchip XLP產(chǎn)品系列在深睡眠狀態(tài)下的待機(jī)電流最低可以降到40nA甚至20nA。這是因?yàn)镻IC24F“GA3”采用了一些創(chuàng)新，例如引進(jìn)了一個(gè)
2012-03-23 11:18:31
客戶關(guān)注的問題。降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開移動(dòng)電子設(shè)備等新興市場(chǎng)之門的關(guān)鍵。
2019-09-20 06:33:32
臺(tái)燃油車，需要用到幾十至上百顆MCU，一輛電動(dòng)汽車，需要用到幾百到上千顆MCU。所以，要做出一款安全、穩(wěn)定的產(chǎn)品，首先要從選擇一顆MCU芯片開始。選擇一顆成熟、穩(wěn)定的MCU，既可以降低抗干擾成本，也可以
2023-02-09 20:31:27
新一代 FPGA的速度變得越來越快，密度變得越來越高，邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢？很多設(shè)計(jì)抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見的器件選擇到細(xì)小
2012-01-11 11:59:44
市場(chǎng)上已有的解決方案，以降低開發(fā)成本。在當(dāng)今對(duì)成本和功耗都非常敏感的“綠色”環(huán)境下，對(duì)于高技術(shù)企業(yè)，兩種挑戰(zhàn)都有什么影響呢？第一種挑戰(zhàn)意味著開發(fā)全新的產(chǎn)品，其功能是獨(dú)一無二的，具有較低的價(jià)格以及較低
2019-08-09 07:41:27
1 新一代WCDMA基站成為業(yè)界焦點(diǎn)移動(dòng)基站數(shù)量巨大，分布廣泛，應(yīng)用條件千差萬別，基站性能的好壞也就極大地影響網(wǎng)絡(luò)的質(zhì)量和運(yùn)行維護(hù)成本。因此，在保證網(wǎng)絡(luò)質(zhì)量的前提下，如何提高基站性能，降低客戶網(wǎng)絡(luò)
2019-04-10 07:00:04
過去一段時(shí)間以來，收益遞減法則(Law of Diminishing Return)在傳統(tǒng)處理器架構(gòu)的進(jìn)展方面已經(jīng)明顯體現(xiàn)出來。每一代新工藝幾何尺寸和新興微架構(gòu)的進(jìn)步，在相應(yīng)性能上所能帶來的增益正在
2019-08-02 06:32:24
FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度以及功率等諸多指標(biāo)。
2019-08-15 08:28:42
ZED 和ZC,在組網(wǎng)正常的情況下，ZED可以進(jìn)入低功耗模式，電流在uA級(jí)別。CC2530芯片當(dāng)關(guān)閉ZC后，ZED會(huì)持續(xù)的進(jìn)行網(wǎng)絡(luò)發(fā)現(xiàn)，無法進(jìn)入低功耗模式。電流達(dá)28mA；求教TI工程師，如何降低ZC發(fā)現(xiàn)網(wǎng)絡(luò)的頻次以降低功耗？或者有其他什么方法來降低功耗？
2020-08-07 07:03:22
高峰和負(fù)載波動(dòng)，但又不要過多，以避免他們過度使用了不必要的資源。容量規(guī)劃可以幫助降低總體云計(jì)算成本?！ ∽詣?dòng)擴(kuò)展資源可以幫助組織確保不為未使用的云容量付費(fèi)。云計(jì)算提供商提供具有自動(dòng)擴(kuò)展功能的原生服務(wù)
2020-06-23 10:45:14
電子
產(chǎn)品的低
功耗問題經(jīng)常讓
產(chǎn)品設(shè)計(jì)者頭痛而又不得不面對(duì)。以單片機(jī)(MCU)為核心的系統(tǒng)，其
功耗主要由單片機(jī)
功耗和單片機(jī)外圍電路
功耗組成。要
降低單片機(jī)系統(tǒng)的
功耗，需要從硬件和軟件兩方面入手?！ ?/div>
2021-02-19 07:23:26
如何降低可重構(gòu)系統(tǒng)的整體功耗？有什么方法能使可重構(gòu)系統(tǒng)的性能和功耗需求之間達(dá)到平衡？
2021-04-08 07:09:23
降低工業(yè)應(yīng)用的總體擁有成本大約三分之一的嵌入式設(shè)計(jì)人員考慮在嵌入式應(yīng)用中采用FPGA，只是認(rèn)為在設(shè)計(jì)中使用FPGA 過于昂貴。但是，從系統(tǒng)級(jí)了解總體擁有成本(TCO) ( 由產(chǎn)品生命周期中的開發(fā)
2013-11-13 11:17:35
降低蜂窩手機(jī)功耗并且延長其電池壽命是每一位手機(jī)設(shè)計(jì)工程師的目標(biāo)。設(shè)計(jì)工程師正在不斷將MP3播放器、照相機(jī)以及全運(yùn)動(dòng)視頻等功能加入到現(xiàn)代手機(jī)中，從而需要不斷地將功耗降到最低。
2019-08-23 08:26:40
引言針對(duì)中心機(jī)房功耗越來越大的問題，某些電信運(yùn)營商制定了采購設(shè)備功耗每年降低20%的目標(biāo)。半導(dǎo)體是功耗問題的關(guān)鍵所在，其解決方法是重新設(shè)計(jì)芯片實(shí)施和交付方案，而最新一代FPGA可以說是主要的推動(dòng)力
2019-07-31 07:13:26
對(duì)于各種不同的數(shù)據(jù)中心工作負(fù)載，FPGA 可以顯著提高性能，最大程度減少附加功耗并降低總體擁有成本 (TCO)。
2019-10-10 07:46:05
易失性FPGA的電源特性是什么？如何在進(jìn)行板級(jí)設(shè)計(jì)時(shí)，降低系統(tǒng)的靜態(tài)與動(dòng)態(tài)功耗？
2021-04-08 06:47:53
我用CH55T測(cè)量信號(hào)，做4-20mA輸出；降低頻率，功耗還是大。
2022-05-31 06:35:24
如何才能實(shí)現(xiàn)降低FPGA設(shè)計(jì)的功耗？
2021-04-29 06:47:38
在針對(duì)大批量應(yīng)用開發(fā)系統(tǒng)時(shí)，要考慮的一個(gè)重要因素是成本。有多個(gè)方面會(huì)影響總體擁有成本，而不僅僅是每個(gè)元器件的價(jià)格。這包括硅片的功耗要求、材料（BOM）總成本、設(shè)計(jì)和測(cè)試系統(tǒng)的工程師的效能等。選擇FPGA供應(yīng)商很重要，要考慮影響系統(tǒng)成本的方方面面，這體現(xiàn)在整個(gè)產(chǎn)品設(shè)計(jì)周期中。
2019-10-14 06:11:14
Actel公司的ILGOO系列器件是低功耗FPGA產(chǎn)品，是在便攜式產(chǎn)品設(shè)計(jì)中替代ASIC和CPLD的最佳方案。它在Flash*Freeze模式時(shí)的靜態(tài)功耗最低可達(dá)到2μW，電池壽命是采用主流PLD
2020-05-13 08:00:00
我用STC12C5616AD單片機(jī)，使用5V電池供電不使用的IO串聯(lián)下拉電阻接地是不是可以降低功耗晶振頻率越低功耗是不是就可以越低在不工作的時(shí)候單片機(jī)進(jìn)入掉電模式，等待外部喚醒在進(jìn)入掉電模式前盡量把可以拉低的IO的電平拉低除此之外還有沒有什么可以降低功耗的辦法求指點(diǎn)一下
2019-09-11 01:13:22
可以做哪些措施來降低功耗
2023-10-23 07:51:09
從當(dāng)前嵌入式消費(fèi)電子產(chǎn)品來看，媒體處理與無線通信、3D游戲逐漸融合，其強(qiáng)大的功能帶來了芯片處理能力的增加，在復(fù)雜的移動(dòng)應(yīng)用環(huán)境中，功耗正在大幅度增加。比如手機(jī)，用戶往往希望待機(jī)時(shí)間、聽音樂時(shí)間，以及看MPEG4時(shí)間能更長。在這樣的背景下，如何降低入式芯片的功耗已迫在眉睫。
2019-08-28 08:27:58
自己做了一個(gè)電路板，因?yàn)?b class="flag-6" style="color: red">功耗除了點(diǎn)問題，怎么降低電路板功耗呢
2019-08-07 22:21:34
從事便攜式或手持產(chǎn)品設(shè)計(jì)的工程師都明白對(duì)于如今的設(shè)計(jì)，最大限度地降低功耗是必不可少的要求。但是，只有經(jīng)驗(yàn)豐富的工程師理解盡可能地延長系統(tǒng)的電池壽命的那些微妙但又重要的細(xì)節(jié)。本文中我們的重點(diǎn)是，如何使用超低功耗的復(fù)雜可編程邏輯器件(CPLD)？如何在嵌入式設(shè)計(jì)中降低CPLD的功耗？
2019-08-01 08:19:42
降低功耗的最重要的途徑是使用MSP430的時(shí)鐘系統(tǒng)來最大限度地提高M(jìn)SP430處于低功耗模式的時(shí)間。怎樣降低msp430的功耗？
2014-11-09 23:10:18
降低功耗不光能夠大大的節(jié)約電能還能簡(jiǎn)化電源部分的設(shè)計(jì)，甚至可以用于手持設(shè)備上面使用，這些都已經(jīng)越來越成為未來產(chǎn)品的設(shè)計(jì)方向。
2021-02-26 07:27:17
請(qǐng)問有什么方法可以降低Linux的成本嗎？
2021-04-25 06:15:12
有什么方法可以降低微波/射頻器件的成本嗎？
2021-05-25 06:49:40
50%平場(chǎng)信號(hào)通過MAX9503G的應(yīng)用電路。圖4a. MAX9503G輸出波形中的藍(lán)色線段表示50%平場(chǎng)信號(hào)的近似直流平均值。新一代產(chǎn)品的功耗：1.8V視頻濾波放大器MAX9509是Maxim
2020-12-17 09:52:10
。結(jié)果，與現(xiàn)有產(chǎn)品相比，高頻逆變器運(yùn)行期間的功耗可降低約50％。介紹為了減少溫室氣體CO2的排放以抑制全球變暖，需要提高電力轉(zhuǎn)換系統(tǒng)的效率，尤其是可再生能源的發(fā)電。從燃燒汽車向電動(dòng)汽車的轉(zhuǎn)變還針對(duì)更可
2020-09-02 15:49:13
制造業(yè)，生產(chǎn)成本只是總成本的一部分，約占50—70%，另有相當(dāng)大的一部分成本產(chǎn)生于技術(shù)研發(fā)、市場(chǎng)行銷、消費(fèi)者服務(wù)等領(lǐng)域，而它們?cè)?b class="flag-6" style="color: red">成本分析中卻常常很少受到重視。因此，在重視降低生產(chǎn)成本的同時(shí)，要從整個(gè)供應(yīng)鏈角度
2018-10-11 10:20:16
電源門控可以降低泄漏功耗嗎？有哪幾種情況采用PG能顯著減小泄漏功耗呢？
2022-02-11 06:34:36
，該如何從工程的角度來應(yīng)對(duì)挑戰(zhàn)，降低研發(fā)和成本呢？本期設(shè)計(jì)坊與你一起來探討如何降低工業(yè)應(yīng)用總體擁有成本（TCO）？看Altera公司的FPGA器件如何幫你降低總體擁有成本（TCO）？下載閱讀《降低工業(yè)
2013-11-12 10:51:03
什么是TICKLESS？怎么能實(shí)現(xiàn)功耗的降低呢？TICKLESS是如何去實(shí)現(xiàn)功耗降低的呢？
2022-02-24 08:02:02
如何利用FPGA設(shè)計(jì)技術(shù)降低功耗？
2021-04-13 06:16:21
)濾波、快速傅里葉變換(FFT)、數(shù)字上下變頻和前向誤差校正(FEC)。Xilinx? Virtex-4和Virtex-5架構(gòu)提供多達(dá)512個(gè)并行嵌入式DSP乘法器，這些乘法器的工作頻率高于500MHz
2019-07-15 06:18:56
1 與前幾代技術(shù)相比，Cyclone V FPGA大致降低的功耗低成本28nm產(chǎn)品提高設(shè)計(jì)靈活性從系統(tǒng)設(shè)計(jì)的角度看，某一FPGA系列提供多種器件密度選擇有很大優(yōu)勢(shì)。Cyclone V FPGA的系列
2015-02-09 15:02:06
高度集成的單芯片射頻收發(fā)器解決方案 (例如，ADI 推出的 ADRV9008/ADRV9009 產(chǎn)品系列) 的面市促成了此項(xiàng)成就。在此類系統(tǒng)的 RF 前端部分仍然需要實(shí)現(xiàn)類似的集成，意在降低功耗 (以改善熱管理) 和縮減尺寸(以降低成本)，從而容納更多的 MIMO 通道。
2019-07-31 07:05:44
摘 要： 本文介紹了一種新的復(fù)用器重構(gòu)算法，能夠降低FPGA實(shí)際設(shè)計(jì)20％的成本。該算法通過減少復(fù)用器所需查找表（LUT）的數(shù)量來實(shí)現(xiàn)。算法以效率更高的4:1復(fù)用
2009-06-20 10:40:38
568 
賽靈思最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn)
賽靈思公司宣布其最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn)，與前一代產(chǎn)品系列相比功耗降低
2009-07-29 14:39:46846 賽靈思最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn)
賽靈思公司宣布其最新一代Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn)，與前一代產(chǎn)品系列相比功耗降低50%，與競(jìng)爭(zhēng)產(chǎn)品相
2009-11-11 16:46:51816 在絕大部分使用電池供電和插座供電的系統(tǒng)中，功耗成為需要考慮的第一設(shè)計(jì)要素。Xilinx決定使用20nm工藝的UltraScale器件來直面功耗設(shè)計(jì)的挑戰(zhàn)，本文描述了在未來的系統(tǒng)設(shè)計(jì)中，使用Xilinx 20nm工藝的UltraScale FPGA來降低功耗的19種途徑。
2018-07-14 07:21:005058 設(shè)計(jì)出“更綠色”的產(chǎn)品。Virtex-6 FPGA系列比前一代產(chǎn)品功耗降低多達(dá)50%，成本降低多達(dá)20%。該系列產(chǎn)品進(jìn)行了最合適的組合優(yōu)化，包括靈活性、硬內(nèi)核IP、收發(fā)器功能以及開發(fā)工具支持， 從而可以幫助客戶滿足市場(chǎng)需求，在追求更高帶寬的同時(shí), 適應(yīng)不斷演化的標(biāo)準(zhǔn)以及苛刻的性
2018-10-24 20:54:02331 reconfigure.io的Rob Taylor在法蘭克福的XDF 2018云軌道中展示了一個(gè)用例。
Rob討論了FPGA在FPGA中的可訪問性，降低了評(píng)估和利用FPGA的成本。
2018-11-22 06:08:003402 VirtexUltraScale ASIC級(jí)系列產(chǎn)品利用FPGA和為客戶帶來領(lǐng)先一代產(chǎn)品價(jià)值的量產(chǎn)質(zhì)量級(jí)3D IC技術(shù)，為業(yè)界提供了唯一可將系統(tǒng)級(jí)性能和集成度提升2倍以上，并將功耗降低多達(dá)50%的可編程方案。
2019-07-24 08:43:592405 并不是所有元件都具有相同的靜止功耗。根據(jù)普遍規(guī)則，器件工藝技術(shù)尺寸越小，泄漏功耗越大。但并不是所有工藝技術(shù)都一樣。例如，對(duì)于 90 nm 技術(shù)來說，Virtex-4 器件與其他 90 nm FPGA 技術(shù)之間在靜止功耗方面存在顯著差異，
2021-01-08 17:46:485063 通過使用NVIDIA的TensorRT對(duì)微信識(shí)物和OCR的模型進(jìn)行加速，在降低單次推理時(shí)延50%以上的同時(shí)，節(jié)約了多達(dá)64%的顯存。
2022-04-13 14:44:261470 本文作者：觸翔科技-工控主板 工業(yè)用電一直是國內(nèi)用電量的大頭，所以工業(yè)降低能耗一直是企業(yè)追求的目標(biāo)，為此，也有工控機(jī)主板廠家推出超低功耗工控機(jī)主板，那工控機(jī)主板是怎么降低功耗的呢？ 1、超低功耗工控
2022-12-06 15:33:59518 如何降低設(shè)備功耗，降低采集設(shè)備功耗的幾種方法 工程監(jiān)測(cè)傳感器 以下是降低數(shù)采設(shè)備功耗的一些方法： 優(yōu)化硬件設(shè)計(jì)：通過選擇低功耗的芯片、使用更高效的轉(zhuǎn)換器、減少功率損耗等方式來優(yōu)化硬件設(shè)計(jì)，從而降低功耗
2023-10-11 09:29:00511 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論