IP核生成文件：XilinxAlteraIP 核生成文件：（Xilinx/Altera同） IP 核生成器生成ip 后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則
2012-08-12 12:21:36
IP核簡介IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動(dòng)。隨著CPLD
2011-07-15 14:46:14
參數(shù)的模塊,讓其它用戶可以直接調(diào)用這些模塊,以避免重復(fù)勞動(dòng)。隨著CPLD/FPGA的規(guī)模越來越大,設(shè)計(jì)越來越復(fù)雜,使用IP核是一個(gè)發(fā)展趨勢(shì)。許多公司推薦使用現(xiàn)成的或經(jīng)過測(cè)試的宏功能模塊、IP核,用來增強(qiáng)
2011-07-06 14:15:52
你好，我在使用Xilinx網(wǎng)站的IP核時(shí)遇到了一些問題。我已經(jīng)下載了Vivado Webpack，也為此同時(shí)下載了IP-Core的許可證。Vivado Webpack工作正常，但我看不到我下載
2018-12-24 13:50:01
發(fā)生IP核鎖定，一般是Vivado版本不同導(dǎo)致的，下面介紹幾種方法： 1 常用的方法 1）生成IP核的狀態(tài)報(bào)告 Report -》 Report IP Status 2）點(diǎn)擊
2021-01-08 17:12:52
在模擬模型方面，Vivado提供的IP似乎有一些根本性的變化。在將工作設(shè)計(jì)從ISE 14.4轉(zhuǎn)換為Vivado 2013.2之后，然后按照建議的方式升級(jí)大部分Xilinx IP，例如基本乘法器，除法
2019-02-26 10:42:23
Vivado中xilinx_courdic IP核(求exp指數(shù)函數(shù))使用
2021-03-03 07:35:03
在vivado生成ip核后缺少一大片文件，之前是可以用的，中途卸載過Modelsim，用vivado打開過ISE工程，因?yàn)楣こ讨泻芏?b class="flag-6" style="color: red">IP核不能用所以在重新生成過程中發(fā)現(xiàn)了這個(gè)問題，還請(qǐng)大神告知是怎么回事？
2023-04-24 23:42:21
，將捕獲到的數(shù)據(jù)通過下載器回傳給我們的用戶界面，以便我們進(jìn)行觀察。在邏輯分析儀使用的過程中，我們一般常用的調(diào)用方法有兩種：1、IP核2、mark debug標(biāo)記信號(hào)接下來我們先說一下第一種方法。這種方法
2023-04-17 16:33:55
我想問一下，在quartus上直接調(diào)用IP核和在qsys中用IP核有什么區(qū)別？自個(gè)有點(diǎn)迷糊了
2017-08-07 10:09:03
我調(diào)用了一個(gè)ip核 在下載到芯片中 有一個(gè)time-limited的問題 在完成ip核破解之后 還是無法解決 但是我在Google上的找到一個(gè)解決方法就是把ip核生成的v文件加到主項(xiàng)目文件中就是上面
2016-05-17 10:28:47
大家伙，又到了每日學(xué)習(xí)的時(shí)間了，今天咱們來聊一聊vivado 調(diào)用IP核。首先咱們來了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如
2018-05-15 12:05:13
,int b);最后經(jīng)過編譯可以生成VHDL等硬件描述文件與IP核文件.我想調(diào)用自己寫的IP核(add函數(shù))我在vivado 中添加了自定義IP核與PS(處理系統(tǒng))我知道網(wǎng)上說用AXI Steam？ 來連接
2016-01-28 18:39:13
,int b);最后經(jīng)過編譯可以生成VHDL等硬件描述文件與IP核文件.我想調(diào)用自己寫的IP核(add函數(shù))我在vivado 中添加了自定義IP核與PS(處理系統(tǒng))我知道網(wǎng)上說用AXI Steam？ 來連接
2016-01-28 18:40:28
vivado的三速以太網(wǎng)IP核接口太多了，完全不知道應(yīng)該怎么用，哪位大佬能發(fā)我一份設(shè)計(jì)或者仿真嗎？簡單的就好
2021-04-15 12:58:00
請(qǐng)教一下，vivado怎么把帶ip核的工程進(jìn)行封裝，保證代碼不可見，可以通過端口調(diào)用。我嘗試了以下方法，ippackage，如果要在另一個(gè)程序里調(diào)用，也要提供源代碼；另一個(gè)方法是將網(wǎng)表文件edf文件與端口聲明結(jié)合，這種方法只能實(shí)現(xiàn)不帶ip核的封裝
2017-07-14 09:18:30
vivado三種常用IP核的調(diào)用當(dāng)前使用版本為vivado 2018.3vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)
2021-07-29 06:07:16
將程序從低版本的vivado搬移到高版本的vivado的時(shí)，直接在高版本的vivado下升級(jí)軟核中的各個(gè)IP后，在綜合過程中報(bào)錯(cuò)。在低版本的vivado平臺(tái)下，原程序已經(jīng)完成編譯。
2020-11-14 20:57:13
在vivado生成ip核后缺少一大片文件，之前都是正常的，殺毒軟件也一直沒有開，突然就變成這樣了，還請(qǐng)大神告知是怎么回事？
2021-05-18 20:34:08
本實(shí)驗(yàn)通過調(diào)用PLL IP core來學(xué)習(xí)PLL的使用、vivado的IP core使用方法。
2021-03-02 07:22:13
如題，調(diào)用altera公司的FFT IP核，用的是13.1版本，將modulsim仿真的結(jié)果輸入到matlab畫出頻譜圖，功能仿真結(jié)果沒有問題，但門級(jí)仿真中除了原頻率信息外，出現(xiàn)了很多不存在的頻率
2018-08-28 20:43:56
用Quartus II 調(diào)用IP核時(shí)，在哪可以查看IP核的例程
2014-07-27 20:28:04
BRAM IP核包括哪幾種類型？Vivado中xilinx_BRAM IP核怎么使用？
2021-03-08 07:11:54
我用的是xinlinx spartan6 FPGA,我想知道它的IP核RAM是與FPGA獨(dú)立的，只是集成在了一起呢，還是占用了FPGA的資源來形成一個(gè)RAM？如果我以ROM的形式調(diào)用該IP核，在
2013-01-10 17:19:11
很多人都說QUARYUSII中的IP核是收費(fèi)的，不可以直接用的，其實(shí)不然，下面我以FIR濾波器的核的使用來給大家介紹IP核的使用，希望對(duì)大家有點(diǎn)幫助。 1.使用 ?。?）首先建立工程，這個(gè)就不
2019-06-03 09:09:51
我寫了一個(gè)緩存模塊，里面包含有一個(gè)BlockRAM的IP核，現(xiàn)在想把這個(gè)緩存模塊封裝成我的一個(gè)自定義ip，但是封裝完成之后仿真的時(shí)候會(huì)報(bào)錯(cuò) ，我的步驟是這樣的：1.寫一個(gè).v文件，里面是我的緩存控制
2018-12-11 10:25:41
用vivado2019.2建立工程，工程中調(diào)用cordic IP核進(jìn)行atan求解，功能仿真時(shí)正常且滿足要求；綜合時(shí)正常；實(shí)現(xiàn)時(shí)報(bào)錯(cuò)提示多重驅(qū)動(dòng)。
如果經(jīng)cordic計(jì)算后的輸出值不用于后續(xù)的操作
2023-06-06 17:17:37
有沒有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序，最近在學(xué)習(xí)FFT的IP核的使用，但是仿真結(jié)果有問題，所以想找些參考設(shè)計(jì)，謝謝
2016-12-25 17:05:38
為什么vivado2016調(diào)用MIG ip核會(huì)收到嚴(yán)重警告呢？這個(gè)critical warning會(huì)有影響嗎，要怎么解決呢？
2021-10-18 09:41:21
早安Xilinx Communitry，我有一個(gè)關(guān)于VIVADO IP中心設(shè)計(jì)流程的問題。設(shè)計(jì)針對(duì)Xilinx fpga的數(shù)字邏輯不僅僅有一種方法。您可以使用HLS和HDL進(jìn)行設(shè)計(jì)。您可以使用純
2019-03-29 09:14:55
本例程主要使用Vivado 調(diào)用ROM IP核，用含有正弦曲線的.coe文件初始化ROM，最終通過仿真實(shí)現(xiàn)波形的顯示 一、首先建立工程 二、選擇芯片的型號(hào) 我
2021-01-08 17:16:43
請(qǐng)問我修改完MIG IP核以后，該如何進(jìn)行更新呢？搗鼓了半天，要么更新為源代碼，要么就是提示我自己添加的端口不存在
2018-11-12 19:46:15
請(qǐng)問有哪位大神，可以幫忙破解一個(gè)vivado的IP核。不勝感激，聯(lián)系QQ397679468
2017-11-24 09:30:30
quartus ii9.0創(chuàng)建的ip核，生成的一些文件，（.qip、 add_sub_bb.v、add_sub.v）這些文件都有用嗎，想在其他工程里調(diào)用這些IP核，這幾個(gè)文件全部要添加嗎？
2013-07-02 17:20:01
%91/vivado2016-%E8%B0%83%E7%94%A8MIG-ip%E6%A0%B8%E4%B8%A5%E9%87%8D%E8%AD%A6%E5%91%8A-Project-1-19/m-p/884989鏈接不管用的話就按照下圖自己找吧?；貜?fù)： vivado2016 調(diào)用MIG ip核
2021-07-28 07:16:27
核的分類和特點(diǎn)是什么？基于IP核的FPGA設(shè)計(jì)方法是什么？
2021-05-08 07:07:01
飛舞，這里就不贅述了，以免有湊字?jǐn)?shù)的嫌疑。下面我們就Matlab和FPGA兩個(gè)工具雙管齊下，比對(duì)Vivado的FFT IP核生成的數(shù)據(jù)。2 Matlab產(chǎn)生測(cè)試數(shù)據(jù)，繪制cos時(shí)域和頻域波形
2019-08-10 14:30:03
此提供了新的解決方案。IP核(IP Core)是具有特定電路功能的硬件描述語言程序，可較方便地進(jìn)行修改和定制，以提高設(shè)計(jì)效率[3]。本文研究了基于FPGA的數(shù)據(jù)采集控制器IP 核的設(shè)計(jì)方案和實(shí)現(xiàn)方法，該IP核既可以應(yīng)用在獨(dú)立IC芯片上，還可作為合成系統(tǒng)的子模塊直接調(diào)用，實(shí)現(xiàn)IP核的復(fù)用。
2019-07-09 07:23:09
如何使用這個(gè)用IP核生成的xdc文件？是否有任何標(biāo)準(zhǔn)的方法來使用它們擺脫crtical警告？非常感謝。以上來自于谷歌翻譯以下為原文When we create some IP cores
2019-03-26 12:29:31
的是如何使用它或?qū)⑵滢D(zhuǎn)移到普通的Vivado項(xiàng)目，這樣我就可以應(yīng)用測(cè)試平臺(tái)并對(duì)其進(jìn)行測(cè)試。從我的角度來看，IP塊設(shè)計(jì)是加載IP和進(jìn)行互連的好方法。但是，使用它還需要其他步驟。我錯(cuò)了嗎？我花了幾個(gè)星期的時(shí)間嘗試將
2020-03-20 08:52:30
嗨，我正在嘗試學(xué)習(xí)如何使用System Generator來創(chuàng)建自己的IP核。首先，我在DocNav中找到了一個(gè)ug948-vivado-sysgen-tutorial文檔。我在哪里可以找到本文檔中描述的示例？我在安裝目錄中的“examples”文件夾中找不到完全相同的示例。提前致謝馬丁
2020-05-22 07:22:09
IP實(shí)例之一也不會(huì)點(diǎn)亮按鈕。也許我需要以某種方式同時(shí)選擇兩者？我瀏覽了用戶指南，找不到任何有關(guān)如何更新內(nèi)核的信息。我確實(shí)看到了一些通過Vivado / tcl進(jìn)行升級(jí)的替代方案作為一種解決方法，如果
2019-11-04 09:26:19
密碼算法多IP核集成要求及方法是什么IP橋接技術(shù)設(shè)計(jì)原理與具體實(shí)現(xiàn)方法
2021-04-28 06:43:06
的經(jīng)驗(yàn)幾乎為0，因此我想就如何解決這個(gè)問題提出建議。這就是我的想法：1 - 首先，用Vivado HLS轉(zhuǎn)換VHDL中的C代碼（我現(xiàn)在有一些經(jīng)驗(yàn)）2 - 在Vivado HLS中生成IP核（如果我
2020-03-24 08:37:03
嗨，我想創(chuàng)建一個(gè)設(shè)計(jì)，我需要2Mhz clk，我想用16Mhz輸入時(shí)鐘的vivado套裝中的“時(shí)鐘向?qū)А?b class="flag-6" style="color: red">IP核生成它。根據(jù)Xilinx手冊(cè)（下面的鏈接），這可以通過CLKOUT4_CASCADE選項(xiàng)
2020-07-27 06:32:48
目前在項(xiàng)目中準(zhǔn)備使用ad7616芯片并已購買，但在FPGA的使用過程中出現(xiàn)了一些問題，我使用了github上的hdl核（hdl-2016_r2），但是當(dāng)我在xillinx vivado2016.2中
2018-07-31 09:47:33
`玩轉(zhuǎn)Zynq連載21——Vivado中IP核的移植更多資料共享騰訊微云鏈接：https://share.weiyun.com/5s6bA0s百度網(wǎng)盤鏈接：https://pan.baidu.com
2019-09-04 10:06:45
Vivado的FFT IP核生成的數(shù)據(jù)。 2 Matlab產(chǎn)生測(cè)試數(shù)據(jù)，繪制cos時(shí)域和頻域波形使用projectzstar_ex67matlab文件夾下的Matlab源碼fft_1line.m，運(yùn)行產(chǎn)生1組
2020-01-07 09:33:53
我已獲得Xilinx HDMI IP內(nèi)核的評(píng)估許可證，并已將其加載到許可證管理器中。我的IP經(jīng)理似乎缺少實(shí)際的IP本身。我已經(jīng)檢查了計(jì)算機(jī)上的Xilinx文件夾，但找不到任何文件。我找到了名為
2019-01-02 15:02:41
大家伙，又到了每日學(xué)習(xí)的時(shí)間了，今天咱們來聊一聊vivado 調(diào)用IP核。首先咱們來了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如
2018-05-16 11:42:55
`錯(cuò)誤提示截圖放在二樓，用vivado14.4寫了個(gè)1×8和8×8矩陣相乘的程序，調(diào)用了64個(gè)ip核乘法器，IO口用的有些多。綜合和實(shí)現(xiàn)網(wǎng)表都能成功，就是仿真總是提示這兩個(gè)錯(cuò)誤，仔細(xì)檢查了幾遍程序
2020-04-26 19:21:25
IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言
2017-02-08 13:08:11
1235 
有關(guān)FPGA——VIVADO15.4開發(fā)中IP 的建立
2017-02-28 21:04:35
15 在linux系統(tǒng)上實(shí)現(xiàn)vivado調(diào)用VCS仿真教程 作用：vivado調(diào)用VCS仿真可以加快工程的仿真和調(diào)試，提高效率。 前期準(zhǔn)備：確認(rèn)安裝vivado軟件和VCS軟件 VCS軟件最好安裝
2018-07-05 03:30:0010733 
IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言
2017-11-15 11:19:148390 的IP工程，缺省情況下，IP工程的名字為magaged_ip_project。在這個(gè)工程中生成所需要的IP，之后把IP添加到FPGA工程中。Xilinx推薦使用第二種方法，尤其是設(shè)計(jì)中調(diào)用的IP較多時(shí)或者采用團(tuán)隊(duì)設(shè)計(jì)時(shí)。
2017-11-18 04:22:585473 IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言
2017-11-28 15:49:581766 在給別人用自己的工程時(shí)可以封裝IP，Vivado用封裝IP的工具，可以得到像xilinx的ip一樣的可以配置參數(shù)的IP核，但是用其他工程調(diào)用后發(fā)現(xiàn)還是能看到源文件，如何將工程源文件加密，暫時(shí)沒有找到方法，如果知道還請(qǐng)賜教。
2018-06-26 11:33:007425 大家好，又到了每日學(xué)習(xí)的時(shí)間了，今天咱們來聊一聊vivado 調(diào)用IP核。 首先咱們來了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如
2018-05-28 11:42:1436233 觀看視頻，學(xué)習(xí)如何將 Vivado IP 和第三方綜合工具配合使用。 此視頻將通過一個(gè)設(shè)計(jì)實(shí)例引導(dǎo)您完成創(chuàng)建自定義 IP 的步驟；用第三方綜合工具IP黑盒子來審查所需 IP 輸出；整合 Vivado IP 網(wǎng)表和第三方綜合工具網(wǎng)表的兩個(gè)方法，即 “網(wǎng)表項(xiàng)目模式” 和 “非項(xiàng)目 Tcl 腳本模式”。
2018-11-21 06:34:004811 在開發(fā)PL時(shí)一般都會(huì)用到分頻或倍頻，對(duì)晶振產(chǎn)生的時(shí)鐘進(jìn)行分頻或倍頻處理，產(chǎn)生系統(tǒng)時(shí)鐘和復(fù)位信號(hào)，這是同步時(shí)序電路的關(guān)鍵，這時(shí)就需要使用到時(shí)鐘向?qū)?b class="flag-6" style="color: red">IP，下面就介紹一下在vivado中進(jìn)行PL開發(fā)時(shí)調(diào)用IP的方法。
2018-12-22 15:14:3810069 ，發(fā)現(xiàn)Modelsim10.5的版本也是可以使用的。筆者嘗試過Modelsim10.4，發(fā)現(xiàn)該版本不支持。所以需要使用Vivado2017.3來調(diào)用Modelsim的工程師，需要選擇正確的Modelsim版本。否者將調(diào)用失敗。
2019-03-30 09:51:4616946 
.coe格式的數(shù)據(jù)文件簡介 在Vivado中，對(duì)rom進(jìn)行初始化的文件是.coe文件.它的格式如下： memory_initialization_radix=10
2020-11-20 15:01:246190 
前年，發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)》（鏈接在參考資料1），里面簡單講述了使用VCS仿真Vivado IP核時(shí)遇到的一些問題及解決方案，發(fā)表之后經(jīng)過一年多操作上也有
2021-03-22 10:31:163409 本次使用Vivado調(diào)用DDS的IP進(jìn)行仿真，并嘗試多種配置方式的區(qū)別，設(shè)計(jì)單通道信號(hào)發(fā)生器（固定頻率）、Verilog查表法實(shí)現(xiàn)DDS、AM調(diào)制解調(diào)、DSB調(diào)制解調(diào)、可編程控制的信號(hào)發(fā)生器（調(diào)頻調(diào)相）。
2021-04-27 16:33:065595 
vivado提供了DDS IP核可以輸出正余弦波形，配置方法如下
2021-04-27 15:52:109060 
vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫（例如C語言中的printf（）函數(shù)），可以直接調(diào)用，非常方便，大大加快了開發(fā)速度。
2021-04-27 15:45:1222634 
Vivado調(diào)用Questa Sim或ModelSim仿真中存在的一些自動(dòng)化問題的解決方案。 Vivado調(diào)用Questa Sim仿真中存在的一些問題 首先說明一下Modelsim與Questa
2021-09-02 10:12:067274 
在FPGA實(shí)際的開發(fā)中，官方提供的IP并不是適用于所有的情況，需要根據(jù)實(shí)際修改，或者是在自己設(shè)計(jì)的IP時(shí)，需要再次調(diào)用時(shí)，我們可以將之前的設(shè)計(jì)封裝成自定義IP，然后在之后的設(shè)計(jì)中繼續(xù)使用此IP。因此本次詳細(xì)介紹使用VIvado來封裝自己的IP，并使用IP創(chuàng)建工程。
2022-04-21 08:58:054579 前年，發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)》(鏈接在參考資料1)，里面簡單講述了使用VCS仿真Vivado IP核時(shí)遇到的一些問題及解決方案，發(fā)表之后經(jīng)過一年多操作上也有些許改進(jìn)，所以寫這篇文章補(bǔ)充下。
2022-08-29 14:41:551549 今天介紹的是vivado的三種常用IP核：時(shí)鐘倍頻（Clocking Wizard），實(shí)時(shí)仿真（ILA），ROM調(diào)用（Block Memory）。
2023-02-02 10:14:012529 有一天使用Vivado調(diào)用questasim(modelsim估計(jì)也一樣)，仿真報(bào)錯(cuò)
2023-05-08 17:12:561759 在仿真Vivado IP核時(shí)分兩種情況，分為未使用SECURE IP核和使用了SECURE IP核。
2023-06-06 14:45:431240 
在仿真Vivado IP核時(shí)分兩種情況，分為未使用SECURE IP核和使用了SECURE IP核。
2023-06-20 14:23:57622 Modelsim是十分常用的外部仿真工具，在Vivado中也可以調(diào)用Modelsim進(jìn)行仿真，下面將介紹如何對(duì)vivado進(jìn)行配置并調(diào)用Modelsim進(jìn)行仿真，在進(jìn)行仿真之前需要提前安裝Modelsim軟件。
2023-07-24 09:04:431817 
Vivado IP核提供了強(qiáng)大的FIFO生成器，可以通過圖形化配置快速生成FIFO IP核。
2023-08-07 15:36:281628 
FPGA開發(fā)中使用頻率非常高的兩個(gè)IP就是FIFO和BRAM，上一篇文章中已經(jīng)詳細(xì)介紹了Vivado FIFO IP，今天我們來聊一聊BRAM IP。
2023-08-29 16:41:492605 
Vivado是Xilinx公司2012年推出的新一代集成開發(fā)環(huán)境，它強(qiáng)調(diào)系統(tǒng)級(jí)的設(shè)計(jì)思想及以IP為核心的設(shè)計(jì)理念，突出IP核在數(shù)字系統(tǒng)設(shè)計(jì)中的作用。
2023-09-17 15:37:311060 
文章是基于Vivado的 2017.1的版本，其他版本都大同小異。 首先在Vivado界面的右側(cè)選擇IP Catalog 選項(xiàng)。
2023-12-05 15:05:02317
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論