1.FPGA-現(xiàn)場(chǎng)可編程門陣列 每一塊FPGA芯片都是由有限多個(gè)帶有可編程連接的預(yù)定義源組成來(lái)實(shí)現(xiàn)一種可重構(gòu)數(shù)字電路?！ D1.FPGA不同構(gòu)成 FPGA芯片說(shuō)明書中，包含了可編程邏輯模...
2021-07-30 07:23:42
FPGA（Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列）是一種特殊的集成電路，其內(nèi)部結(jié)構(gòu)由大量的可配置邏輯塊和互連線組成。FPGA可以通過(guò)編程來(lái)實(shí)現(xiàn)各種數(shù)字系統(tǒng)功能
2024-01-26 10:03:55
器件。內(nèi)部基本結(jié)構(gòu)為“與或陣列”。因?yàn)槿我?b class="flag-6" style="color: red">一個(gè)組合邏輯都可以用“與—或”表達(dá)式來(lái)描述，所以該“與—或陣列”結(jié)構(gòu)有利于實(shí)現(xiàn)大量的組合邏輯功能。簡(jiǎn)單的與或陣列 CPLD邏輯框圖 CPLD和FPGA
2020-08-28 15:41:47
基本單元的數(shù)目就可以得到FPGA門數(shù)估計(jì)值；二是分別用FPGA和標(biāo)準(zhǔn)門陣列實(shí)現(xiàn)相同的功能，從中統(tǒng)計(jì)出FPGA的等效門數(shù)，這種方法比較多的依賴于經(jīng)驗(yàn)數(shù)據(jù)。對(duì)于第一種方法，FPGA包括LUT/FF/RAM等
2012-08-10 14:05:35
的，LUT是SRAM的陣列來(lái)實(shí)現(xiàn)真值表。圖2說(shuō)明了2輸入查找表的結(jié)構(gòu)。FPGA的布線互聯(lián)是基于SRAM控制的可編程開(kāi)關(guān)實(shí)現(xiàn)的，有三種基本結(jié)構(gòu)，如圖3所示。2.2靜態(tài)功耗在FPGA不同單元中的分布通過(guò)
2020-04-28 08:00:00
?！ ?b class="flag-6" style="color: red">FPGA器件的結(jié)構(gòu)主要有兩種：一是基于反熔絲技術(shù)，二是基于SRAM或FLASH編程。用反熔絲開(kāi)關(guān)作基本元件，具有非易失性，編程完成后，FPGA的配置數(shù)據(jù)不再變化，無(wú)法重構(gòu)。而基于SRAM或
2011-05-27 10:22:36
可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
FPGA的工作原理
FPGA采用
2023-11-14 15:30:30
旦編程后便不能改寫； GAL器件采用高速電可擦CMOS工藝，能反復(fù)擦除和改寫。 特別是在結(jié)構(gòu)上采用了“輸出邏輯宏單元”電路，使一種型號(hào)的GAL器件可以對(duì)幾十種PAL器件做到全兼容, 給邏輯設(shè)計(jì)者帶來(lái)
2017-11-28 08:44:43
FPGA器件售價(jià)不到10美元(在與門陣列產(chǎn)品相當(dāng)?shù)呐繒r(shí))?！ ?b class="flag-6" style="color: red">性能和功耗 與傳統(tǒng)數(shù)據(jù)處理方法不同,DSP采用了高度流水線化的并行操作。而FPGA結(jié)構(gòu)則可以做得更好,達(dá)到更高的性能。FPGA具有
2011-02-17 11:21:37
。FPGA 芯片的內(nèi)部架構(gòu)并沒(méi)有沿用類似 PLA 的結(jié)構(gòu)，而是采用了邏輯單元陣列（Logic Cell Array，LCA）這樣一個(gè)概念，改變了以往 PLD 器件大量使用與門、非門的思想，主要使用查找表
2023-05-30 20:40:25
（ApplicationSpecificIntegratedCircuit）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA能完成任何數(shù)字器件的功能，上至高性能CPU
2020-11-02 09:21:02
論文摘要研究了一種采用徑向振動(dòng)的駐波型超聲波電機(jī)。首先分析了電機(jī)的結(jié)構(gòu)，然后利用有限元分析軟件ANSYS建立定子有限元模型，基于該模型分析了壓電陶瓷的結(jié)構(gòu)尺寸對(duì)定子振動(dòng)特性的影響，進(jìn)而確定了定子
2021-09-01 06:58:46
飛行器要求天線既不影響其空氣動(dòng)力性能，又不破壞其機(jī)械結(jié)構(gòu)和強(qiáng)度。所以，具有低剖面、易集成等突出性能優(yōu)點(diǎn)的共形天線陣在飛行器上得到廣泛應(yīng)用。目前，對(duì)于錐面共形天線陣的研究報(bào)道非常多。提出了一種錐面共形天線
2019-06-13 07:37:05
本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案，實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過(guò)程。實(shí)時(shí)視頻圖像處理中，低層的預(yù)處理算法處理的數(shù)據(jù)量大，對(duì)處理速度要求高，但算法相對(duì)比較簡(jiǎn)單，適合于用
2019-07-01 07:38:06
為了擴(kuò)展VME總線和CAN總線的應(yīng)用范圍，充分利用兩種總線的不同傳輸特點(diǎn)，采用了模塊設(shè)計(jì)方法，提出一種基于FPGA和MCU的總線轉(zhuǎn)換方案。該方案給出了FPGA與上位VME總線部分的VME總線接口
2019-06-28 08:24:19
摘要：為了實(shí)現(xiàn)對(duì)非相干雷達(dá)的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語(yǔ)言，設(shè)計(jì)了一種基于FPGA的DSU硬件實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明
2019-06-28 08:27:33
摘要：UART作為RS232協(xié)議的控制接口得到了廣泛的應(yīng)用，將UART的功能集成在FPGA芯片中，可使整個(gè)系統(tǒng)更為靈活、緊湊，減小整個(gè)電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。提出了一種基于FPGA
2019-06-21 07:17:24
摘 要:提出了一種基于FPGA的任意鎖相倍頻算法。通過(guò)對(duì)倍頻系統(tǒng)總體結(jié)構(gòu)的分析,提出了實(shí)現(xiàn)該算法的原理及其具體的設(shè)計(jì)方法,同時(shí)提供了一個(gè)基于FPGA器件完成的設(shè)計(jì)實(shí)例。仿真和實(shí)測(cè)結(jié)果表明了該算法的正確性及可實(shí)現(xiàn)性,并在實(shí)際的項(xiàng)目中驗(yàn)證了該算法的良好性能。
2013-12-04 22:29:00
中，數(shù)字信號(hào)處理系統(tǒng)經(jīng)常要進(jìn)行高速、高精度的FFF運(yùn)算?，F(xiàn)場(chǎng)可編程邏輯陣列(FPGA)是一種可定制集成電路，具有面向數(shù)字信號(hào)處理算法的物理結(jié)構(gòu)。用FPGA實(shí)現(xiàn)FFT處理器具有硬件系統(tǒng)簡(jiǎn)單、功耗低的優(yōu)點(diǎn)
2019-07-03 07:56:53
飛控計(jì)算機(jī)平臺(tái)尤為重要。傳統(tǒng)的單處理器核心飛控計(jì)算機(jī)難以在多通道異步數(shù)據(jù)收發(fā)的同時(shí)保證數(shù)據(jù)處理速度，難以滿足現(xiàn)代導(dǎo)彈的要求。本文提出了一種基于DSP+FPGA結(jié)構(gòu)，對(duì)外接口為422的通用數(shù)字飛控計(jì)算機(jī)
2019-06-26 07:29:55
設(shè)計(jì)一種成本較低，能夠代替實(shí)際光伏電池陣列來(lái)進(jìn)行各種光伏實(shí)驗(yàn)的太陽(yáng)能電池模擬器。本文所設(shè)計(jì)的太陽(yáng)能電池模擬器以BUCK電路為基礎(chǔ)，采用ARM控制，并加入了電流PI控制方式來(lái)改善系統(tǒng)動(dòng)態(tài)性能和穩(wěn)態(tài)精度。此外，本文還采用四折線法來(lái)對(duì)光伏電池陣列的特性曲線進(jìn)行分段擬合，并進(jìn)行了仿真驗(yàn)證。
2019-07-16 07:17:49
基于FFT算法的電力系統(tǒng)諧波檢測(cè)裝置，大多采用DSP芯片設(shè)計(jì)。DSP芯片是采用哈佛結(jié)構(gòu)設(shè)計(jì)的一種CPU，運(yùn)算能力很強(qiáng)，速度很快;但是其順序 執(zhí)行的模式限制了其進(jìn)行FFT運(yùn)算的速度。而現(xiàn)場(chǎng)可編程
2019-06-21 06:25:23
計(jì)算中的瓶頸。此外當(dāng)PBG結(jié)構(gòu)為圓環(huán)形時(shí)，一般的階梯近似不足以滿足計(jì)算精度。針對(duì)以上兩個(gè)問(wèn)題，本文采用本課題組帶有共形網(wǎng)格建模的MPI并行FDTD程序?qū)A環(huán)形PBG結(jié)構(gòu)進(jìn)行了分析。討論了單元數(shù)目，單元間距，圓孔內(nèi)徑和導(dǎo)帶寬度對(duì)S參數(shù)的影響，最后設(shè)計(jì)了一種寬禁帶圓環(huán)形PBG結(jié)構(gòu)。
2019-06-27 07:01:22
本文利用ANSYS HFSS設(shè)計(jì)了一種工作于毫米波段的介質(zhì)復(fù)合波導(dǎo)縫隙天線陣列，在介質(zhì)覆銅板加工出縫隙并與波導(dǎo)槽復(fù)合形成輻射結(jié)構(gòu)，利用HFSS 軟件仿真并分析縫隙導(dǎo)納，泰勒加權(quán)實(shí)現(xiàn)陣列綜合。設(shè)計(jì)平面
2019-06-28 06:24:54
【作者】：申睿;鄧運(yùn)松;向波;陳赟;曾曉洋;【來(lái)源】：《小型微型計(jì)算機(jī)系統(tǒng)》2010年03期【摘要】：提出一種通用的QC-LDPC碼譯碼器架構(gòu).該架構(gòu)采用一種特殊的綁定結(jié)構(gòu)和一個(gè)可配置的循環(huán)移位網(wǎng)
2010-04-24 09:26:56
一種高速并行FFT處理器的VLSI結(jié)構(gòu)設(shè)計(jì)摘要：在OFDM系統(tǒng)的實(shí)現(xiàn)中，高速FFT處理器是關(guān)鍵。在分析了基4按時(shí)域抽取快速傅立葉變換（FFT）算法特別的基礎(chǔ)上，研究了一種高性能的FFT處理器的硬件
2008-10-15 22:41:48
PCI Express是一種高性能互連協(xié)議，被廣泛應(yīng)用于網(wǎng)絡(luò)適配、圖形加速器、網(wǎng)絡(luò)存儲(chǔ)、大數(shù)據(jù)傳輸以及嵌入式系統(tǒng)等領(lǐng)域。文中介紹了PCIe的體系結(jié)構(gòu)，以及利用Altera Cyclone IV GX
2019-05-21 09:12:26
針對(duì)遙感系統(tǒng)的工作環(huán)境特點(diǎn)、待處理信號(hào)的頻譜特征以及系統(tǒng)信噪比等要求，綜合比較多種信號(hào)采集系統(tǒng)方案的優(yōu)缺點(diǎn)，本文提出了一種基于FPGA的激光多普勒測(cè)振計(jì)信號(hào)采集與處理系統(tǒng)的設(shè)計(jì)方案，該方案可以實(shí)現(xiàn)光
2019-06-24 07:16:30
如下優(yōu)越性：(1)高性能ACEX 1K器件采用查找表(LUT)和EAB(嵌入式陣列塊)相結(jié)合的結(jié)構(gòu)形式，可實(shí)現(xiàn)復(fù)雜邏輯功能和存儲(chǔ)器功能，如通信應(yīng)用中的DSP、多通道數(shù)據(jù)處理、數(shù)據(jù)傳遞和微控制等。(2
2019-06-18 06:05:34
器件的封裝，發(fā)展空間還相當(dāng)大。BGA封裝技術(shù)是在模塊底部或上表面焊有按陣列形式分布的許多球狀凸點(diǎn)，通過(guò)焊料凸點(diǎn)實(shí)現(xiàn)封裝體與基板之間互連的一種封裝技術(shù)。在半導(dǎo)體IC的所有封裝類型中，1996～2001年
2015-10-21 17:40:21
FPGA實(shí)現(xiàn)的 FFT 處理器的硬件結(jié)構(gòu)。接收單元采用乒乓RAM 結(jié)構(gòu), 擴(kuò)大了數(shù)據(jù)吞吐量。中間數(shù)據(jù)緩存單元采用雙口RAM , 減少了訪問(wèn)RAM 的時(shí)鐘消耗。計(jì)算單元采用基 2 算法, 流水線結(jié)構(gòu), 可在
2017-11-21 15:55:13
Fourier Transform,DFT)是信號(hào)分析與處理中的一種重要變換。因直接計(jì)算DFT的計(jì)算量與變換區(qū)間長(zhǎng)度N的平方成正比,當(dāng)N較大時(shí),計(jì)算量太大,所以在快速傅里葉變換(FFT)出現(xiàn)以前,直接用DFT算法進(jìn)行譜分析和信號(hào)的實(shí)時(shí)處理是不切實(shí)際的。1965年由全文下載
2010-05-28 13:38:38
GridFTP協(xié)議功能及特點(diǎn)是什么？GridFTP有什么性能？如何去實(shí)現(xiàn)一種GridFTP協(xié)議？
2021-05-28 06:19:08
Nand Flash的物理存儲(chǔ)單元的陣列組織結(jié)構(gòu)Nand flash的內(nèi)部組織結(jié)構(gòu)，此處還是用圖來(lái)解釋，比較容易理解：圖2.Nand Flash物理存儲(chǔ)單元的陣列組織結(jié)構(gòu)[url=][img=1,0
2018-06-12 10:10:18
的設(shè)計(jì)帶來(lái)了極大的靈活性，用戶可以利用FPGA(現(xiàn)場(chǎng)可編程門陣列)來(lái)開(kāi)發(fā)出一個(gè)精簡(jiǎn)指令的CPU，同時(shí)對(duì)微型計(jì)算機(jī)的原理及結(jié)構(gòu)進(jìn)行充分研究，便于將來(lái)進(jìn)行相關(guān)ASIC(專用集成電路)設(shè)計(jì)，也可用于計(jì)算機(jī)原理教學(xué)
2014-12-04 14:35:41
的設(shè)計(jì)帶來(lái)了極大的靈活性，用戶可以利用FPGA(現(xiàn)場(chǎng)可編程門陣列)來(lái)開(kāi)發(fā)出一個(gè)精簡(jiǎn)指令的CPU，同時(shí)對(duì)微型計(jì)算機(jī)的原理及結(jié)構(gòu)進(jìn)行充分研究，便于將來(lái)進(jìn)行相關(guān)ASIC(專用集成電路)設(shè)計(jì)，也可用于計(jì)算機(jī)原理教學(xué)
2014-12-04 14:36:22
Specific Integrated Circuit）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA能完成任何數(shù)字器件的功能，上至高性能
2009-10-05 16:32:12
器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物， 是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 簡(jiǎn)而言之， FPGA 就是一個(gè)可以
2022-01-25 06:45:52
分享一款不錯(cuò)的一種基于FPGA高性能H.264變換量化結(jié)構(gòu)設(shè)計(jì)
2021-05-08 07:56:42
求大佬介紹一種基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的同步方案?
2021-04-08 06:25:03
本文以星載測(cè)控系統(tǒng)為背景，提出了一種基于 Actel Flash FPGA的高可靠設(shè)計(jì)方案。采用不易發(fā)生單粒子翻轉(zhuǎn)的 flash FPGA芯片，結(jié)合 FPGA內(nèi)部的改進(jìn)型三模冗余、分區(qū)設(shè)計(jì)和降級(jí)重構(gòu)，實(shí)現(xiàn)了高實(shí)時(shí)、高可靠的系統(tǒng)。
2021-05-10 06:58:47
）和標(biāo)準(zhǔn)單元（Standard Cell）兩種類型。門陣列和標(biāo)準(zhǔn)單元的內(nèi)部結(jié)構(gòu)不同，使用的制造技術(shù)也不一樣，因而他們的成本，生產(chǎn)時(shí)間，效率也不一樣。門陣列是一種用掩膜版編程的集成電路設(shè)計(jì)技術(shù)。門陣列技術(shù)包括
2021-07-13 08:00:00
步的提升。運(yùn)算速度或者數(shù)據(jù)路徑寬度都可以進(jìn)一步提高，另外，時(shí)序操作可以在結(jié)構(gòu)上增加一些并行度。這些措施中，每一種都可以提高一定的性能。在利用了目標(biāo)FPGA器件靈活性的結(jié)構(gòu)中實(shí)現(xiàn)算法，會(huì)獲得比較大的好處
2021-12-15 06:30:00
由于可重構(gòu)系統(tǒng)的研究歷史很短，目前尚未形成標(biāo)準(zhǔn)的結(jié)構(gòu)形式，在此僅根據(jù)已有的應(yīng)用做初步分析。 按重構(gòu)的粒度和方式，可重構(gòu)系統(tǒng)可以粗略地分為兩種。一種是粗粒度重構(gòu)單元的模塊級(jí)重構(gòu)，即重構(gòu)時(shí)改變
2011-05-27 10:24:20
本帖最后由 eehome 于 2013-1-5 09:55 編輯
摘要：基于數(shù)字信號(hào)處理器(DSP)與現(xiàn)場(chǎng)可編程門陣列(FPGA)，提出了一種適合光伏并網(wǎng)系統(tǒng)的新型控制方法，并設(shè)計(jì)了相應(yīng)
2012-12-17 10:44:10
如何采用現(xiàn)場(chǎng)可編輯門陣列FPGA來(lái)實(shí)現(xiàn)對(duì)直流電機(jī)的控制？
2021-10-19 09:08:30
本文介紹了一種采用級(jí)聯(lián)結(jié)構(gòu)在FPGA上實(shí)現(xiàn)IIR數(shù)字濾波器的方法。
2021-04-15 06:16:32
本文介紹一種采用單片現(xiàn)場(chǎng)可編程門陣列（FPGA）芯片實(shí)現(xiàn)SEC功能的方案。
2021-04-29 06:21:01
介紹了利用現(xiàn)場(chǎng)可編程邏輯門陣列FPGA實(shí)現(xiàn)直接數(shù)字頻率合成（DDS）的原理、電路結(jié)構(gòu)和優(yōu)化方法。重點(diǎn)介紹了DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了采用ALTERA公司的ACEX系列FPGA芯片EP1K30TC進(jìn)行直接數(shù)字頻率合成的VHDL源程序。
2021-04-30 06:29:00
基于麥克風(fēng)陣列的聲源定位裝置的組成及功能有哪些？如何去實(shí)現(xiàn)一種基于麥克風(fēng)陣列的聲源定位裝置系統(tǒng)設(shè)計(jì)？
2021-11-11 06:49:09
傳統(tǒng)網(wǎng)絡(luò)接口處理流程包括哪些步驟？如何去實(shí)現(xiàn)一種高性能網(wǎng)絡(luò)接口設(shè)計(jì)？
2021-05-20 06:41:48
、 IntelSpeedStep等新技術(shù)，以其高性能、低功耗、多功能等特點(diǎn)在信息家電、工業(yè)控制等領(lǐng)域得到了廣泛的應(yīng)用。在嵌入式控制中，“微處理器+FPGA”是一種常用的解決方案。FPGA（現(xiàn)場(chǎng)可編程門陣列）有編程方便、集成度高、速度快等特點(diǎn)，電子設(shè)計(jì)人員可以通過(guò)硬件編程的方法來(lái)實(shí)現(xiàn)FPGA芯片各種功能的開(kāi)發(fā)。
2019-10-17 07:24:58
本文首先介紹了FIR濾波器和脈動(dòng)陣列的原理，然后設(shè)計(jì)了脈動(dòng)陣列結(jié)構(gòu)的FIR濾波器，畫出電路的結(jié)構(gòu)框圖，并進(jìn)行了時(shí)序分析，最后在FPGA上進(jìn)行驗(yàn)證。結(jié)果表明，脈動(dòng)陣列的模塊化和高度流水線的結(jié)構(gòu)使FIR
2021-04-20 07:23:59
本文介紹一種以FPGA為核心，設(shè)計(jì)了一種基于FPGA的數(shù)字秒表？
2021-05-10 06:40:32
本文設(shè)計(jì)了一種能量收集片狀天線陣列，可以用于從周邊能源捕獲盡可能多的射頻能量。
2021-05-17 06:07:35
有誰(shuí)知道怎樣去實(shí)現(xiàn)一種音頻分析儀的設(shè)計(jì)嗎？
2021-06-07 07:08:14
本文基于現(xiàn)代測(cè)控系統(tǒng)的通用化結(jié)構(gòu)特征和可重構(gòu)的現(xiàn)場(chǎng)可編程門陣列FPGA技術(shù)的發(fā)展，提出一種可重構(gòu)測(cè)控系統(tǒng)（Reconfigurable Mo—nitoring System，RMS）的設(shè)計(jì)構(gòu)想，并給出其應(yīng)用實(shí)例。
2021-04-30 06:40:43
求大神分享一種基于FPGA的誤碼性能測(cè)試方案
2021-04-30 06:39:46
本文介紹了一種基于FPGA芯片的高速智能節(jié)點(diǎn)的硬件結(jié)構(gòu)和軟件設(shè)計(jì)，旨在提高現(xiàn)在LON網(wǎng)絡(luò)的智能節(jié)點(diǎn)的處理能力和通用性。
2021-05-06 08:20:28
求大神分享一種基于FPGA的級(jí)聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計(jì)
2021-05-06 07:34:53
淺析一種高質(zhì)量便攜式音頻性能產(chǎn)品實(shí)現(xiàn)方案
2021-06-03 07:11:55
陣列中的這些塊稱為“邏輯單元”。這些邏輯單元通常由查找表 (LUT)（用于實(shí)現(xiàn)任意邏輯功能）以及一些輔助電路（例如多路復(fù)用器、加法器和觸發(fā)器）構(gòu)成。您會(huì)經(jīng)常聽(tīng)到人們將這種邏輯單元陣列稱為“FPGA結(jié)構(gòu)
2019-08-08 09:13:00
現(xiàn)場(chǎng)可編程門陣列(FPGA)是一種可編程邏輯器件，由成千上萬(wàn)個(gè)完全相同的可編程邏輯單元組成，周圍是輸入/輸出單元構(gòu)成的外設(shè)。制造完成后，FPGA可以在工作現(xiàn)場(chǎng)編程，以便實(shí)現(xiàn)特定的設(shè)計(jì)功能。典型設(shè)計(jì)工
2019-08-06 08:27:36
可編程的邏輯門結(jié)構(gòu)。這種解釋很接近，但又不太準(zhǔn)確，因?yàn)閮?nèi)部邏輯陣列實(shí)際并不是利用門來(lái)實(shí)現(xiàn)的。相反，我們將陣列中的這些塊稱為邏輯單元。這些邏輯單元通常由查找表 (LUT)（用于實(shí)現(xiàn)任意邏輯功能）以及一
2018-10-31 11:33:29
請(qǐng)問(wèn)怎樣去實(shí)現(xiàn)一種基于FPGA的矩陣運(yùn)算？
2021-06-22 07:00:19
怎樣去設(shè)計(jì)一種微帶陣列天線？如何對(duì)微帶陣列天線進(jìn)行仿真測(cè)試？
2021-05-21 06:02:54
為什么要設(shè)計(jì)一種短波陣列信號(hào)發(fā)生器？怎樣去設(shè)計(jì)一種短波陣列信號(hào)發(fā)生器？
2021-04-23 06:44:21
門電路來(lái)完成，而只能采用一種可以重復(fù)配置的結(jié)構(gòu)來(lái)實(shí)現(xiàn)，而查找表(LUT)可以很好地滿足這一要求，目前主流的FPGA芯片仍是基于SRAM工藝的查找表結(jié)構(gòu)。
PLA內(nèi)部結(jié)構(gòu)
20世紀(jì)70年代，可編程邏輯陣列
2023-11-20 18:56:02
帶像素讀掩摸寄存器的像素處理單元的工作和結(jié)構(gòu):
2009-06-11 13:17:51
8 本文討論了一種可在FPGA 上實(shí)現(xiàn)的FFT 結(jié)構(gòu)。該結(jié)構(gòu)采用基于流水線結(jié)構(gòu)和快速并行乘法器的蝶形處理器。乘法器采用改進(jìn)的Booth 算法，簡(jiǎn)化了部分積符號(hào)擴(kuò)展，使用Wallace 樹(shù)結(jié)構(gòu)和4-2
2009-09-11 15:46:4016 誤碼儀是評(píng)估信道性能的基本測(cè)量?jī)x器。本文介紹的誤碼儀結(jié)合FPGA 的特點(diǎn)，采用全新的積分式鑒相結(jié)構(gòu)，提出了一種新的誤碼測(cè)試方法，經(jīng)多次測(cè)試驗(yàn)證，方案可行，設(shè)計(jì)的系統(tǒng)穩(wěn)定。
2012-05-02 14:31:02
808 
基于虛擬沖突陣列的路由單元體系結(jié)構(gòu)
2021-06-27 16:41:0111 和移位操作。這些結(jié)構(gòu)需要占用器件較多的LE(邏輯元件)資源，設(shè)計(jì)周期長(zhǎng)，工作頻率低，實(shí)時(shí)性差。本文提出一種基于Stratix系列FPGA器件的新的實(shí)時(shí)高速脈動(dòng)FIR濾波器的快速實(shí)現(xiàn)方法。利 用FGPA集成的DSP(數(shù)字信號(hào)處理器)乘加模塊定制卷積運(yùn)算單元，利用VHDL(甚高速集成電路硬件描述
2022-12-01 10:20:05698 FPGA 芯片的內(nèi)部架構(gòu)并沒(méi)有沿用類似 PLA 的結(jié)構(gòu)，而是采用了邏輯單元陣列（Logic Cell Array，LCA）這樣一個(gè)概念，改變了以往 PLD 器件大量使用與門、非門的思想，主要使用查找表和寄存器。
2024-03-21 17:03:33170 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論