智慧云中的FPGA以及FPGA的內(nèi)部結(jié)構(gòu)

FPGA全稱是“可編輯門陣列”(Field Programmable Gate Array)，其基本原理是在芯片內(nèi)集成大量的數(shù)字電路基本門電路，存儲器以及互連線資源，而用戶可以通過對FPGA進(jìn)行“編程”（燒寫配置文件）來定義這些門電路的功能以及模塊之間的連線。這種“編程”不是一次性的，你可以把FPGA設(shè)計成一個編解碼器，只要更改配置文件，就可以變成一個CPU，這也是所謂的re-Configurable的概念。當(dāng)然，F(xiàn)PGA在給我們提供了隨意實現(xiàn)硬件電路的靈活性的同時，也要求設(shè)計者具有硬件設(shè)計的知識和能力。這一點(diǎn)和CPU，GPU的軟件編程方法有很大的差別，或者說是有更高的應(yīng)用門檻。

目前主要的FPGA芯片廠商是Xilinx和Intel（Altera），AWS主要使用Xilinx的FPGA，MS則使用Intel的FPGA。在具體看FPGA的內(nèi)部結(jié)構(gòu)之前，我們還是通過對比來看看它的特點(diǎn)。

其實最近這種對比很多，我之前的文章也提到過。MS把CPU，GPU，F(xiàn)PGA和ASIC放在Flexibility VS Efficiency的角度進(jìn)行對比，這個也是我們經(jīng)常使用的方法。再次強(qiáng)調(diào)，靈活性（通用性）一定意味著效率的損失，反之亦然。

認(rèn)為FPGA主要還是用在Evaluation（或者我們經(jīng)常說的Inference）。而有趣的是，他們認(rèn)為ASIC方案在Training和Evaluation中都還是“under investigation”，好像把Google的TPU給忘了。

AWS給出了另外一個視角的比較，CPU為了實現(xiàn)最大的靈活和通用，芯片中的很大一部分芯片面積用來提供控制功能（也包括復(fù)雜的存儲架構(gòu)，比如Cache）；而在GPU當(dāng)中，用作運(yùn)算的芯片面積比例大大提高，能夠支持大規(guī)模的并行處理；而到了FPGA，已經(jīng)沒有預(yù)先定義的指令集概念，也沒有確定的數(shù)據(jù)位寬。這些你都可以根據(jù)應(yīng)用來自己設(shè)計。你可以設(shè)計一個只支持幾條指令的處理器；也可以只設(shè)計數(shù)據(jù)通道和簡單的控制邏輯，根本不用指令。

下圖來自MS的講座，對比了CPU和FPGA進(jìn)行數(shù)據(jù)處理的特點(diǎn)。

CPU可以看作是一種時間計算模型，指令順序進(jìn)入，每條指令處理一定的數(shù)據(jù)。FPGA可以看作是空間計算模型，大量數(shù)據(jù)可以并行的進(jìn)行處理。Deep Learning的處理，比如CNN的卷積運(yùn)算，就是非常適合空間計算模型的例子。這一點(diǎn)我在之前的文章“深度神經(jīng)網(wǎng)絡(luò)的模型·硬件聯(lián)合優(yōu)化”中已有介紹。下面我們具體看看FPGA的內(nèi)部結(jié)構(gòu)。

FPGA中幾個比較重要的基本模塊包括（按照Xilinx的說法）：

CLB（Configurable Logic Block）：FPGA最基本的組成單元，可以實現(xiàn)基本的組合邏輯和時序電路。其中，LUT（Lookup Tables）是實現(xiàn)組合邏輯的部分，可以實現(xiàn)n個輸入的任意組合邏輯運(yùn)算（不同型號的FPGA有所不同，下圖的例子中為6個輸入）。而在CLB的輸出位置，還有一個寄存器，提供時序電路的功能。

DSP Slice：是比CLB粒度更粗的運(yùn)算單元，直接實現(xiàn)乘法，累加等功能。它比較類似與我們在DSP處理器中使用的MAC單元，如下圖所示：

此外，一般FPGA中還提供片上Memory模塊（Block RAM，UltraRAM），各種高速接口，IP和很多輔助電路。根據(jù)應(yīng)用需求不同，有的型號的FPGA本身也是一個SoC，還集成了處理器核（比如ARM），甚至視頻編解碼等功能。在這里，我們觀察CLB Flip-Flops，CLB LUT和DSP Slices的數(shù)量，以及memory的數(shù)量，基本就可以了解該FPGA的規(guī)模，也就是在這個FPGA上可以實現(xiàn)多大規(guī)模的數(shù)字電路。