PLD設(shè)計(jì)速成（6）-編譯和布線 - 全文

　　我們先要指定所用芯片的型號(hào)，

　　菜單：Assign->Device

　　如下圖

　　將彈出一窗口

　　(注意把show only fastest speed grades前的鉤去掉,否則看不到EPM7128SLC84-15)

　　在Debice Family 中選擇MAX7000S

　　DEVICE選擇EPM7128SLC84-15

　　再指定芯片的管腳(也就是把你設(shè)計(jì)的IO口如L1，L2指定到芯片對(duì)應(yīng)的管腳上如10，9)

　　Assign->Pin/Location/Chip(也可以在空白處點(diǎn)右鍵，選Assign->Pin/Location/Chip)

　　將彈出下圖窗口：

?

　　在Node Name 中添入SW3

　　Chip Resource 下的Pin中輸入管腳41

　　在Pin type中輸入input

　　點(diǎn)ADD

　　連后同樣指定以下管腳：

　　Node namepinPin type

　　SW244input

　　SW145input

　　L110output

　　L29output

　　在加完L2后點(diǎn)OK(編譯后可以看到IO在芯片上的分布：MAX plusII-> Froorplan Editor,具體見(jiàn)在編譯后面的講解)

　　編譯文件

　　File->Project->save&Compile

?

　　此時(shí)可能彈出下圖WARNING窗口，提示“project has user pin or logic cell assignments, but never been compiled before. For best fitting results, let the compiler choose the first set of assignments instead”，這是因?yàn)樵诠苣_指定之前沒(méi)有compile，你只要再點(diǎn)save & compile就可以了

?

　　MAX PLUS II 編譯器將檢查項(xiàng)目是否有錯(cuò)，并對(duì)項(xiàng)目進(jìn)行邏輯綜合，然后對(duì)設(shè)計(jì)進(jìn)行布局布線，放到一個(gè)Altera 器件中，同時(shí)將產(chǎn)生報(bào)告文件、編程文件和用于時(shí)間仿真用的輸出文件

　　邏輯綜合：就是把HDL語(yǔ)言或原理圖翻譯成最基本的與或非門的連接關(guān)系

　　布局布線：把這種與或非門的連接關(guān)系用芯片的內(nèi)部的可編程結(jié)構(gòu)和連線來(lái)實(shí)現(xiàn)

　　如果設(shè)計(jì)正確，將下圖所示，點(diǎn)確認(rèn)

?

　　編譯后可以看到IO在芯片上的分布：MAX plusII-> Froorplan Editor

?

　　將彈出一窗口如下圖

?

　　雙擊空白處，可以看到下圖所示IO在芯片EPM7128SLC84上的布局

?

　　創(chuàng)建一個(gè)設(shè)計(jì)的符號(hào)

　　(此和本設(shè)計(jì)無(wú)關(guān)，僅供其他設(shè)計(jì)在高層調(diào)用)

　　在 File菜單中選擇 Create Default Symbol 項(xiàng)，即可創(chuàng)建一個(gè)設(shè)計(jì)的符號(hào)。該符號(hào)可被高層設(shè)計(jì)調(diào)用。

?

　　此時(shí)會(huì)產(chǎn)生一個(gè)COMPILE窗口，直接點(diǎn)Start,完成后點(diǎn)確認(rèn)