I2C器件接口IP核的CPLD設(shè)計(jì)

I2C器件接口IP核的CPLD設(shè)計(jì)

根據(jù)單片機(jī)I2C串行擴(kuò)展的特點(diǎn)，在EDA軟件MaxplusII的環(huán)境下，利用AHDL語(yǔ)言，建立IP核。此設(shè)計(jì)利用狀態(tài)機(jī)實(shí)現(xiàn)，在給出設(shè)計(jì)的同時(shí)詳細(xì)說(shuō)明IP核的建立過(guò)程，并下載到芯片通過(guò)硬件試驗(yàn)驗(yàn)證。

關(guān)鍵詞：　可編程邏輯器件 I2C串行擴(kuò)展 IP核

　　由于CPLD數(shù)字設(shè)計(jì)結(jié)構(gòu)化的趨勢(shì)，將出現(xiàn)針對(duì)CPLD不同層次的IP(Intellectual Property)核。各個(gè)IP核可重復(fù)利用，可大大提高設(shè)計(jì)能力和效率。國(guó)外各大公司都推出了專門的IP核，我國(guó)也迫切需要發(fā)展自己的IP核。本文針對(duì)I2C的主方式串行擴(kuò)展通信的特點(diǎn)，詳細(xì)給出設(shè)計(jì)過(guò)程和結(jié)果。

1 IP核簡(jiǎn)介

　　IP核是指：將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，如FIR濾波器、SDRAM控制器、PCI接口等等設(shè)計(jì)成可修改參數(shù)的模塊，讓其它用戶可以直接調(diào)用這些模塊，以避免重復(fù)勞動(dòng)。隨著CPLD/FPGA的規(guī)模越來(lái)越大，設(shè)計(jì)越來(lái)越復(fù)雜，使用IP核是一個(gè)發(fā)展趨勢(shì)。許多公司推薦使用現(xiàn)成的或經(jīng)過(guò)測(cè)試的宏功能模塊、IP核，用來(lái)增強(qiáng)已有的HDL的設(shè)計(jì)方法。當(dāng)在進(jìn)行復(fù)雜系統(tǒng)設(shè)計(jì)的時(shí)侯，這些宏功能模塊、IP核無(wú)疑將大大地減少設(shè)計(jì)風(fēng)險(xiǎn)及縮短開發(fā)周期。使用這些宏功能模塊、IP核，就會(huì)將更多的時(shí)間和精力放在改善及提高系統(tǒng)級(jí)的產(chǎn)品方面，而不需要重新開發(fā)現(xiàn)成的宏功能模塊、IP核。我國(guó)IP核庫(kù)的建設(shè)已相當(dāng)迫切，它是集成電路產(chǎn)業(yè)發(fā)展的一個(gè)重要目標(biāo)。

2 I2C串行通信特點(diǎn)簡(jiǎn)介

　　Philips公司推出的I2C軟、硬件協(xié)議十分巧妙，在單主方式的I2C總線系統(tǒng)中，總線上只有一個(gè)單片機(jī)，其余都是帶I2C總線的外圍器件。由于總線上只有一個(gè)單片機(jī)成為主節(jié)點(diǎn)，單片系統(tǒng)永遠(yuǎn)占據(jù)了總線，不會(huì)出現(xiàn)競(jìng)爭(zhēng)，主節(jié)點(diǎn)不必有自己的節(jié)點(diǎn)地址。只要每個(gè)外圍器件有自己的器件地址，兩根I/O口線SCL(時(shí)鐘線)和SDA(數(shù)據(jù)線)就可以虛擬I2C總線接口。I2C總線上的數(shù)據(jù)傳送如圖 1所示?？偩€上傳送的每一幀數(shù)據(jù)均為1個(gè)字節(jié)。啟動(dòng)總線后，要求每傳送1個(gè)字節(jié)后，對(duì)方回應(yīng)一個(gè)應(yīng)答位。在發(fā)送時(shí)，首先發(fā)送最高位。每次傳送開始有起始信號(hào)，結(jié)束時(shí)有停止信號(hào)。在總線傳送完1個(gè)字節(jié)后，可以通過(guò)對(duì)時(shí)鐘線的控制，使傳送暫停，這時(shí)可在應(yīng)答信號(hào)后使SCL變低電平，控制總線暫停。 當(dāng)主節(jié)點(diǎn)要求總線暫停時(shí)亦可采用同樣的方法。圖1是CPLD向外圍I2C器件發(fā)送01010011 和01001001這兩個(gè)數(shù)據(jù)的情況。

?

3 在MaxplusII環(huán)境下I2C串行擴(kuò)展IP核的建立

　　MaxplusII是美國(guó)Altera公司用于CPLD的EDA軟件，內(nèi)部有許多常用的宏單元，如計(jì)數(shù)器、四則運(yùn)算、各類邏輯門乃至ROM、RAM等。這些宏單元內(nèi)具體的參數(shù)都可以由用戶來(lái)自行設(shè)定，這就是上面提到的IP核形式。它避免了重復(fù)勞動(dòng)，提高了效率。以下將要設(shè)計(jì)的是下位機(jī)的IP核。

　　MaxplusII的AHDL（Altera Hard ware Description Language）是Altera公司開發(fā)的完全集成于MaxplusII中的一種模塊化高級(jí)語(yǔ)言，特別適合于描述復(fù)雜的組合邏輯、組運(yùn)算、狀態(tài)機(jī)和真值表。本文利用AHDL，直接生成IP核。

　　設(shè)計(jì)的最終目標(biāo)是生成如圖 2所示的Symbol。通過(guò)輸入數(shù)據(jù)來(lái)達(dá)到控制SDA和SCL的目的，將信號(hào)按要求的時(shí)序傳送給I2C器件。

　　設(shè)計(jì)思路是利用狀態(tài)機(jī)實(shí)現(xiàn)時(shí)序。主要包括輸入數(shù)據(jù)鎖存、起始、數(shù)據(jù)傳輸、停止等狀態(tài)機(jī)。通過(guò)狀態(tài)機(jī)，在每一狀態(tài)下確定下一狀態(tài)SDA和SCL是高電平或者低電平，通過(guò)這種方式實(shí)現(xiàn)了I2C所需要的每一種時(shí)序。由于使用的是AHDL，這種狀態(tài)機(jī)實(shí)現(xiàn)起來(lái)非常方便，程序簡(jiǎn)潔明了。由于篇幅限制，僅介紹數(shù)據(jù)傳輸?shù)臓顟B(tài)機(jī)。狀態(tài)圖如圖3所示。

　　以下程序中，Cmd_reg2為發(fā)送允許暫存位；Sh_reg[]為數(shù)據(jù)鎖存，通過(guò)左移，最高位數(shù)據(jù)Sh_reg7為當(dāng)前將發(fā)送數(shù)據(jù)，存入SDA_tmp 。通過(guò)圖 3對(duì)照程序，可以看到發(fā)送一個(gè)利用狀態(tài)機(jī)數(shù)據(jù)位的詳細(xì)過(guò)程。程序清單如下：

IF Cmd_reg2 THEN --若"發(fā)送允許"，則將Sh_reg7作為當(dāng)前發(fā)送位 SDA_tmp = Sh_reg7; ELSE SDA_tmp = VCC; END IF; St.clk = SysClk; St.ena = BaudGen; CASE St IS --控制傳輸8位數(shù)據(jù)的狀態(tài)機(jī) WHEN t0 => IF Cmd_reg2 OR Cmd_reg3 THEN SDA = SDA_tmp; --開始傳送數(shù)據(jù) SCL = GND; St = t1; ELSE St = t0; END IF; WHEN t1 => SCL = VCC; SDA = SDA_tmp; St = t1a; WHEN t1a => SCL = VCC; SDA = SDA_tmp; St = t2; WHEN t2 => Sh_reg[7..1] = Sh_reg[6..0]; --數(shù)據(jù)左移，取高位 Sh_reg[0] = GND; Sh_reg[].ena = EXU; SCL = GND; SDA = SDA_tmp; IF Bit[] == 7 THEN --若8位傳完，則發(fā)應(yīng)答位；否則繼續(xù) St = t3; ELSE St = t0; END IF; WHEN t3 => --發(fā)應(yīng)答位 SDA =GND; St = t4; WHEN t4 => SDA = GND; SCL = VCC; St = t4a; WHEN t4a => SDA = GND; SCL = VCC; St = t5; WHEN t5 => SCL = GND; St = t6; WHEN t6 => SDA = GND; FINISHED = VCC; St = t0; END CASE; Bit[] = Bit[] + 1; ――--傳輸完一位，已傳輸位數(shù)加一

　　圖 4為仿真結(jié)果。起始信號(hào)給出以后，傳輸2個(gè)8位數(shù)據(jù)：每個(gè)數(shù)據(jù)后跟一個(gè)應(yīng)答位，在輸送完第一個(gè)數(shù)據(jù)要求的情況下，暫停一段時(shí)間，再輸送第二個(gè)數(shù)據(jù)；2個(gè)數(shù)據(jù)輸完以后，主機(jī)發(fā)出停止輸送要求，即給出停止信號(hào)。這些信號(hào)，在SDA和SCL上完全符合I2C的時(shí)序要求。要使總線傳輸速率達(dá)到改進(jìn)后的規(guī)范，即400 kb/s，因?yàn)楦鶕?jù)以上敘述，每發(fā)送1位數(shù)據(jù)需要4個(gè)時(shí)鐘周期，所以所給的時(shí)鐘為1600 kHz。圖4中Execute為執(zhí)行信號(hào)，即它為高電平時(shí)，輸入數(shù)據(jù)DIN[7..0]有效；EXU為發(fā)送使能信號(hào)，只有當(dāng)它為高電平時(shí)，方可輸送串行數(shù)據(jù)到外圍器件；Start為開始控制信號(hào)，用于發(fā)生起始信號(hào)；STOP用于告知總線數(shù)據(jù)傳輸結(jié)束，發(fā)生停止信號(hào)。

　　仿真以后，通過(guò)編程電纜將生成的pof文件用ISP(在系統(tǒng)編程)方式下載到FPGA板EPM7128SLC84-6，I/O口SDA和SCL掛上拉電阻，外接兩片I2C器件SAA1064(LED顯示I2C串入并出芯片)進(jìn)行測(cè)試，結(jié)果CPLD利用該I2C的IP核，工作正常，可以按照要求顯示。

參考文獻(xiàn) 1 Altera. ALTERA DIGITAL LIBRARY 2000 2 何立民. 單片機(jī)高級(jí)教程. 北京：北京航空航天大學(xué)出版社, 2000 3 趙曙光. 可編程邏輯器件原理、開發(fā)與應(yīng)用. 西安電子科技大學(xué)出版社, 2000 4 SAA1064 Product Specification Philps.