基于PLD的CCD Sensor驅(qū)動(dòng)邏輯設(shè)計(jì)

基于PLD的CCD Sensor驅(qū)動(dòng)邏輯設(shè)計(jì)

　0 引 言

　　視覺信息是客觀世界中非常豐富，非常重要的部分。隨著多媒體系統(tǒng)的發(fā)展，圖像傳感器應(yīng)用越來越廣泛。不僅用于攝錄像機(jī)，安保產(chǎn)品、數(shù)碼相機(jī)及計(jì)算機(jī)鏡頭等，而且開始用于傳統(tǒng)上的非視像產(chǎn)品，如移動(dòng)電話、個(gè)人數(shù)字助理(PDA)等。傳送優(yōu)良的圖像，兼顧體積小、重量輕、噪聲低、速度快等優(yōu)點(diǎn)，CCD圖像傳感器是一個(gè)不錯(cuò)的選擇。

　　CCD(電荷耦合器件)作為一種光電轉(zhuǎn)換器件，應(yīng)用的關(guān)鍵技術(shù)是產(chǎn)生正確的驅(qū)動(dòng)器信號(hào)和相應(yīng)的控制信號(hào)。不同型號(hào)的CCD，驅(qū)動(dòng)信號(hào)時(shí)序千差萬別：有高速CCD驅(qū)動(dòng)，高幀率CCD驅(qū)動(dòng)，高分辨率CCD驅(qū)動(dòng)，紫外CCD驅(qū)動(dòng)，其中既有線陣型也有面陣型。傳統(tǒng)的驅(qū)動(dòng)器都采用標(biāo)準(zhǔn)的TTL數(shù)字集成電路、單片機(jī)或者EPROM器件等，這種電路體積大、電路復(fù)雜、成本較高并且工作速度慢。在此提出使用可編程邏輯器件(PLD)，完成CCD驅(qū)動(dòng)，較好地解決了這些問題。

　　1 ICX285AL時(shí)序分析

　　ICX285AL是Sony公司的一款行間轉(zhuǎn)移、方像素、固態(tài)面陣圖像傳感器，其的總像素是1 434×1 050，有效像素是1 392×1 040，活躍像素是1 360×1 024。垂直寄存器有5個(gè)驅(qū)動(dòng)時(shí)鐘V1，V2A，V2B，V3，V4。水平寄存器有4個(gè)驅(qū)動(dòng)時(shí)鐘，2組H1，H2。圖1表明水平同步信號(hào)HD、垂直同步信號(hào)VD、垂直驅(qū)動(dòng)信號(hào)的時(shí)序關(guān)系。圖2為上述信號(hào)的局部放大的相位關(guān)系。驅(qū)動(dòng)脈沖的時(shí)序要求如表1所示。

　　注：VT:讀出時(shí)鐘信號(hào)(Readout clock)；Twh：脈沖商電平保持時(shí)間；Tw1：脈沖低電平保持時(shí)間；Tr：脈沖上升沿時(shí)間；Tf：脈沖下降沿時(shí)間。

　　2 ICX285AL驅(qū)動(dòng)邏輯設(shè)計(jì)

　　ICX285AL驅(qū)動(dòng)電路主要有三部分：水平和垂直同步信號(hào)，刷新信號(hào)和四相位驅(qū)動(dòng)脈沖。

　　2．1 水平同步信號(hào)HD和垂直同步信號(hào)VD

　　由ICX285AL原理可知，基本時(shí)鐘CLK循環(huán)周期應(yīng)當(dāng)設(shè)為1 790。水平驅(qū)動(dòng)信號(hào)H1，H2和垂直驅(qū)動(dòng)信號(hào)V1，V2A，V2B，V3，V4，以及轉(zhuǎn)移信號(hào)SUB在此基礎(chǔ)上建立相互的時(shí)序關(guān)系。H1與H2相位相差180°，V2A與V2B相位完全相同。

　　設(shè)置水平同步信號(hào)HD和垂直同步信號(hào)VD的關(guān)系，可定位sensor有效行的起始位置以及用于校正目的的暗像素(dark pixel)位置。如圖3所示，通過sensor采集的圖像有效行數(shù)為1 063-3=1 060。圖4表明水平驅(qū)動(dòng)信號(hào)H1與水平同步信號(hào)HD的時(shí)序關(guān)系。水平驅(qū)動(dòng)信號(hào)H1、H2，水平同步信號(hào)HD與基本時(shí)鐘信號(hào)clk之間的時(shí)序關(guān)系如圖5所示，完全滿足HD的相位要求。

　　2．2 刷新信號(hào)SUB

　　刷新信號(hào)SUB表示Sensor每傳輸一行圖像信號(hào)，就會(huì)有一個(gè)刷新脈沖產(chǎn)生。參照ICX285AL原理，系統(tǒng)的基本計(jì)數(shù)器Counter計(jì)數(shù)范圍從1～161之間的值時(shí)，SUB為“0”，低電平；Counter計(jì)數(shù)范圍從161～287之間的值時(shí)，SUB為“1”，高電平；當(dāng)為其他值時(shí)，SUB為“0”。圖6為刷新信號(hào)SUB與垂直驅(qū)動(dòng)信號(hào)時(shí)序關(guān)系的仿真結(jié)果。

　　2．3 四相位驅(qū)動(dòng)脈沖

　　根據(jù)四相CCD電荷轉(zhuǎn)移的原理，CCD中的電荷根據(jù)四相時(shí)鐘信號(hào)驅(qū)動(dòng)，實(shí)現(xiàn)電荷轉(zhuǎn)移。設(shè)計(jì)過程中必須保證四相驅(qū)動(dòng)信號(hào)V1，V2，V3，V4的時(shí)序關(guān)系。圖7所示為四相驅(qū)動(dòng)信號(hào)與水平同步信號(hào)的仿真波形。

　　3 驅(qū)動(dòng)電路CPLD實(shí)現(xiàn)

　　采用Altera公司的CPLD芯片EPM3256AQC208完成CCD驅(qū)動(dòng)電路，方案已應(yīng)用于工業(yè)攝像頭系統(tǒng)。利用泰克500 MHz示波器實(shí)測(cè)波形如圖8所示，圖9為水平驅(qū)動(dòng)和垂直驅(qū)動(dòng)信號(hào)局部放大波形。時(shí)序及時(shí)延參數(shù)均滿足要求，工作穩(wěn)定可靠?；赑LD技術(shù)的方案，易于實(shí)現(xiàn)與其他芯片的接口，具有高度靈活性、天然的并行性和快速成型等特點(diǎn)，同時(shí)可通過編譯平臺(tái)方便設(shè)置PLD芯片的驅(qū)動(dòng)電流，有效降低系統(tǒng)噪聲，是一種性價(jià)比較高的選擇。