FPGA 能滿足DA處理平臺的要求 - 賽靈思：汽車駕駛員輔助系統(tǒng)之利用FPGA的處理能力

　　滿足 DA 處理平臺要求

　　FPGA 能夠很好地滿足 DA 處理平臺的要求。例如，在集成有車尾盲點警告功能的寬視野單攝像頭系統(tǒng)中，DA 系統(tǒng)旨在校正車后區(qū)域的圖像畸變，提供正確的圖像。另外，目標(biāo)檢測算法和動作估算算法可以在目標(biāo)從側(cè)面進(jìn)入預(yù)計的車輛路徑時生成音頻警告。

　　圖3 顯示了攝像頭信號如何在視頻處理功能和圖像處理功能之間分配。執(zhí)行這些功能的原始處理能力會很快超過串行數(shù)字信號處理器 （DSP） 所具備的能力。并行處理配合硬件加速是一款可行的解決方案。

　　FPGA 為解決各種處理策略提供高度靈活的架構(gòu)。在 FPGA 邏輯中，將攝像頭信號分別饋給到彼此獨立的視頻處理和圖像處理 IP 模塊是一件簡單的事情。與必須在各項功能之間時分復(fù)用資源的串行處理實現(xiàn)方案不同，F(xiàn)PGA 能夠獨立運行處理模塊以及為處理模塊提供時鐘。

　　另外，如果有必要修改處理架構(gòu)，F(xiàn)PGA 能夠重新編程硬件模塊。這是采用專用標(biāo)準(zhǔn)產(chǎn)品 （ASSP） 以及專用集成電路 （ASIC） 的解決方案所無法企及的，因此 ， 在可預(yù)期的未來，基于 FPGA 的方案向高級算法發(fā)展時具有明顯優(yōu)勢。對于計算密集型處理，F(xiàn)PGA 器件（諸如最新推出的 XA Spartan?-6 FPGA 汽車系列）可提供多達(dá) 180 個帶預(yù)加法器的乘法累加器 （MACC）。

　　FPGA 實現(xiàn)方案的另一大優(yōu)勢就是器件可擴(kuò)展性。由于 OEM 廠商期望集成更多功能，處理需求會增加。例如，后視攝像頭可能需要采用單目測距算法，為駕駛員提供目標(biāo)距離信息。這項新增功能要求另一條并行處理路徑。在專用 ASIC 或 ASSP 中實現(xiàn)上述擴(kuò)展即便不是不可能，但也會帶來麻煩，除非設(shè)計人員提前為這種擴(kuò)展采取預(yù)防措施。

　　如果試圖在串行DSP上實現(xiàn)此項功能，就需要對軟件設(shè)計進(jìn)行徹底的重新架構(gòu)，即便是移植到功能更強(qiáng)大的DSP系列器件之后也是如此（如果可以）。

　　相比之下，基于 FPGA 的實現(xiàn)方案可以添加新的功能模塊，充分利用此前尚未使用的 FPGA 邏輯，同時基本不影響現(xiàn)有模塊。即便新功能要求的資源多于原始器件上所能提供的，部件/封裝組合也一般能支持移植到密度更大的器件（即擁有更多處理資源的器件），無需重新設(shè)計電路板或現(xiàn)有的 IP 模塊。

　　最后，F(xiàn)PGA 的可重編程性能夠讓相互排斥的 DA 功能重復(fù)使用同一芯片。以后視攝像頭為例，當(dāng)車輛倒車時，其功能非常有用，不過采用基于FPGA 的系統(tǒng)在車輛向前行駛時也可以使用同一傳感器和處理電子設(shè)備，比如盲點探測功能。

　　在該應(yīng)用中，系統(tǒng)通過分析攝像頭圖像來判斷被探測目標(biāo)的位置和相對運動。由于這項功能及其相關(guān)處理功能與倒車時需要的功能不同，不需要同時處理，系統(tǒng)可以根據(jù)車輛的狀態(tài)，在數(shù)百微秒時間內(nèi)重新配置 FPGA 邏輯。這樣就可以用很少的費用完全重用FPGA，以提供完全不同的功能。

　　滿足 DA 外部存儲器帶寬要求

　　除了原始處理性能，采用攝像頭的 DA 應(yīng)用要求較高的外部存儲器訪問帶寬。支持集中處理的多攝像頭系統(tǒng)（如四攝像頭環(huán)視系統(tǒng)）對此要求最為嚴(yán)苛。假定圖像大小為 4 百萬像素（1，280x960），色彩處理為 24 位，性能為每秒30幀 （FPS），將圖像存儲在外部緩沖區(qū)中則要求 3.6Gb/s 的內(nèi)存訪問帶寬。如果需要同時讀取和寫入圖像，則要求內(nèi)存訪問帶寬翻倍到 7.2Gb/s。在 80% 讀/寫突發(fā)效率下，則要求內(nèi)存訪問帶寬提高到 8.5電路Gb/s。該估算還不包括其它暫時存儲或代碼訪問需求。有這樣的要求，很明顯基于攝像頭的 DA 應(yīng)用屬于內(nèi)存超帶寬應(yīng)用。

　　這些系統(tǒng)也通常需要存儲器控制器；但要低成本地添加一個存儲器控制器，要求高效率的系統(tǒng)級設(shè)計。開發(fā)人員再度可以借助 FPGA 的靈活性來滿足這一要求。XA Spartan-6 提供兩種硬化的存儲器控制器模塊 （MCB） 供設(shè)計人員配置 4 位、8位或 16 位 DDR、DDR2、DDR3 或 LPDDR 存儲器接口。設(shè)計人員可為 MCB 配備高達(dá) 400MHz 的時鐘，為 16 位寬度存儲器器件提供 12.8Gb/s 的內(nèi)存訪問帶寬。另外，如果采用兩個 MCB，原始帶寬就倍增至 25.6Gb/s。兩個 MCB 既可獨立工作，也可通過 FPGA 邏輯協(xié)同工作，提供 32 位虛擬數(shù)據(jù)帶寬。

　　總而言之，F(xiàn)PGA 存儲器控制器可提供定制的外部存儲器接口設(shè)計選項，以滿足 DA 帶寬需求并優(yōu)化各個成本組成部分（存儲器器件類型、PCB 層數(shù)等）。

　　DA 圖像處理對片上存儲器資源的需求

　　除了外部存儲器需求，基于攝像頭的 DA 處理還能受益于片上存儲器。片上存儲器可用作線路緩沖器，來處理流視頻或分析圖像數(shù)據(jù)模塊。拜耳轉(zhuǎn)換、透鏡畸變校正、光學(xué)流運動分析均為要求視頻線路緩沖器的功能示例。出于簡單的定量分析目的，已檢驗使用 12 位像素拜耳圖形強(qiáng)度信息生成 24 位顏色數(shù)據(jù)的拜耳轉(zhuǎn)換功能。原始流視頻處理采用雙三次插值處理，要求緩沖四線路圖像數(shù)據(jù)。將 12 位密度數(shù)據(jù)打包到 16 位的單元上，需要每線提供約 20.5kb 的存儲容量，或者為四線路數(shù)據(jù)供提供 82kb 的存儲空間。

　　FPGA 以 Block RAM 的形式提供片上存儲器資源。XA Spartan-6 系列提高了 Block RAM 邏輯比，用以支持圖像處理需求。XA Spartan-6 能夠提供容量介于 216kb 到 4.7Mb 之間的 Block RAM 存儲器。該存儲器采用時鐘速率為 320MHz 、容量為 18kb 的雙端口模塊構(gòu)建而成。

　　通過高速串行接口傳輸視頻數(shù)據(jù)

　　另一個 DA 處理平臺問題與遠(yuǎn)程安裝的攝像頭和中央處理模塊或顯示模塊之間的視頻數(shù)據(jù)傳輸息息相關(guān)。當(dāng)今大部分?jǐn)z像頭裝置主要依賴模擬復(fù)合視頻傳輸（例如NTSC） 。但這種方法給高級 DA 系統(tǒng)帶來了幾大問題。場交錯會降低目標(biāo)識別和運動估算算法的效果；模擬信號易于受電氣噪聲的影響，從而劣化圖像質(zhì)量；隨著數(shù)字成像器的出現(xiàn)，復(fù)合視頻 （CVBS） 格式的轉(zhuǎn)換還會造成不必要的系統(tǒng)成本。

　　首選方法是使用數(shù)字傳輸機(jī)制。并行傳輸 12 位數(shù)據(jù)會造成線纜和接頭成本不菲，因此考慮采用低壓差分信號 （LVDS） 或以太網(wǎng)技術(shù)的串行方案。串行化像素數(shù)據(jù)要求使用帶高速接口的器件。12 位像素深度的 30FPS 百萬像素成像器每秒可以生成 500Mb 以上的數(shù)據(jù)。

　　XA Spartan-6 器件提供的差分 I/O 能夠以超過 1Gb/s 的速率運行。該系列的幾個產(chǎn)品還提供時鐘速率高于 3Gb/s 的串行收發(fā)器?？梢詫⑦@些高速 I/O 功能與 FPGA 邏輯相結(jié)合，用于在 FPGA 器件自身內(nèi)部實現(xiàn)新興的 LVDS SerDes 信號協(xié)議，從而減少外部組件，降低系統(tǒng)成本。

　　并行和串行 DA 處理的功能分區(qū)

　　以支持車尾盲點警告功能的單攝像頭系統(tǒng)為例，很明顯，雖然車尾盲點警告是一個串行決策流程，但視頻和圖像處理功能均受益于并行處理和硬件加速技術(shù)。故一個能夠同時支持兩種類型的處理的平臺具有明顯優(yōu)勢。

　　賽靈思的 FPGA 支持如 XA Spartan-6 器件中提供的 MicroBlazeTM 32 位 RISC 嵌入式處理器這樣的軟處理器的實例化。將全功能處理器與 FPGA 邏輯相結(jié)合，可以實現(xiàn)理想的功能分區(qū)，即將受益于并行處理或硬件加速的功能實現(xiàn)在 FPGA 邏輯中，而將更適合串行處理的功能實現(xiàn)在軟件中，由 MicroBlaze 處理器負(fù)責(zé)執(zhí)行。雖然 MicroBlaze處理器能夠支持片上系統(tǒng) （SoC） 架構(gòu)，但賽靈思 7 系列器件中的可擴(kuò)展處理平臺仍采用了硬化的 ARM? 雙核 CortexTM-A9 處理器以及一組硬化的外設(shè)。賽靈思 7 系列器件針對的是最為復(fù)雜的 DA 系統(tǒng)。

　　結(jié)論

　　從事 DA 處理平臺設(shè)計的系統(tǒng)設(shè)計人員必須考慮架構(gòu)的靈活性、平臺的可擴(kuò)展性、外部存儲器帶寬、片上存儲器資源、高速串行接口和并行 / 串行處理分區(qū)。最大的難題在于要在滿足這些要求和保持有競爭力優(yōu)勢的產(chǎn)品成本結(jié)構(gòu)之間實現(xiàn)最佳平衡。要實現(xiàn)此目的，F(xiàn)PGA 技術(shù)是標(biāo)準(zhǔn) ASSP 和 ASIC 方法可行的替代方案。尤其是 XA Spartan-6 系列的資源屬性為滿足 DA 處理平臺的要求提供了獨特的選項和功能。隨著當(dāng)今的 FPGA 普遍采用 40nm 工藝節(jié)點以及 7 系列器件升級到 28nm 工藝，其作為DA 處理平臺的競爭優(yōu)勢必定在不久的將來大放異彩。如欲了解有關(guān)XA Spartan-6系列及其優(yōu)勢，敬請問：www.xilinx.com/cn/xas6。