關(guān)于AI低功耗設(shè)計(jì)的新方法

近年來，低功耗芯片的設(shè)計(jì)發(fā)揮了重要作用，因?yàn)閷?duì)電子設(shè)備的需求不斷增長(zhǎng)，電子設(shè)備越來越小型化，功耗越來越低以支持電池供電。采用人工智能（AI） -越來越多地出現(xiàn)在可穿戴設(shè)備，物聯(lián)網(wǎng)設(shè)備，以及更普遍，在嵌入式系統(tǒng)-被強(qiáng)加致力于與更密集，更創(chuàng)新的架構(gòu)和制造工藝開發(fā)低功耗芯片設(shè)計(jì)艱巨挑戰(zhàn)。

需要適當(dāng)?shù)墓姆治黾夹g(shù)和工具來幫助工程師設(shè)計(jì)高級(jí) AI 芯片，以滿足他們的特定要求，例如整體功能、可制造性、成本和可靠性。

低功耗設(shè)計(jì)

低功耗設(shè)計(jì)的目標(biāo)是降低集成電路 （IC） 的整體動(dòng)態(tài)和靜態(tài)功耗，這是實(shí)現(xiàn)下一代應(yīng)用的關(guān)鍵方面。該過程涉及動(dòng)態(tài)和靜態(tài)功耗的降低。動(dòng)態(tài)功率包括開關(guān)和短路功率分析，而靜態(tài)功率主要包括漏電流分析。包含上述三個(gè)貢獻(xiàn)的功率方程如圖 1 所示。

圖 1：功率元件和方程（來源：Synopsys）

在 IC 制造工藝基于 90 nm 至 16 nm 技術(shù)的年代，設(shè)計(jì)人員的注意力集中在降低泄漏功率上，因?yàn)樗葎?dòng)態(tài)功率（10%）具有更大的權(quán)重（85% 至 95%）到 15%）。隨著隨后從 16 nm 過渡到 14 nm，功率方程發(fā)生了變化；泄漏功率得到了很好的控制，而動(dòng)態(tài)功率則成為一個(gè)更重要的問題。這首先是由于從平面到 FinFET 晶體管架構(gòu)的轉(zhuǎn)變，多柵極器件構(gòu)建在襯底上，其中柵極放置在通道的兩側(cè)、三側(cè)或四側(cè)或環(huán)繞通道，形成一個(gè)雙門甚至多門 3D 結(jié)構(gòu)。

未來幾年，隨著電子制造領(lǐng)域的不斷進(jìn)步，7nm、5nm甚至3nm的制造工藝將再次凸顯泄漏功率的重要性。

人工智能的新挑戰(zhàn)

人工智能在電子應(yīng)用中的日益廣泛使用帶來了新型的電源挑戰(zhàn)。性能、功耗和面積 （PPA） 范例仍然是設(shè)計(jì)人員要實(shí)現(xiàn)的目標(biāo)。不同的是，隨著人工智能芯片的引入，在不犧牲功率的情況下最大化功率變得更加困難。今天，性能實(shí)際上受到功率的限制，并且很難在不擔(dān)心分散的熱量和熱管理的情況下向芯片的每個(gè)部分可靠地供電。

矢量的質(zhì)量（定義為 SoC 在真實(shí)系統(tǒng)中工作時(shí)所看到的真實(shí)活動(dòng)）對(duì)于動(dòng)態(tài)功耗分析和優(yōu)化至關(guān)重要。

“最大的問題是估計(jì)工作負(fù)載，特別是當(dāng) SoC 在現(xiàn)場(chǎng)運(yùn)行時(shí)，在真實(shí)系統(tǒng)上，”新思科技設(shè)計(jì)集團(tuán)的低功耗架構(gòu)師兼研究員 Godwin Maben 說?！拔覀冃枰私鉁y(cè)量和優(yōu)化動(dòng)態(tài)功率的工作量。談到人工智能，沒有預(yù)定義的基準(zhǔn)。我們需要識(shí)別這些工作負(fù)載，確保捕獲它們并盡早調(diào)試電源。”

低功耗設(shè)計(jì)意味著了解功耗對(duì)軟件開發(fā)、硬件設(shè)計(jì)和制造的影響。它不是單步操作，應(yīng)該貫穿整個(gè)芯片設(shè)計(jì)過程，目的是降低整體動(dòng)態(tài)和靜態(tài)功耗。

如圖 2 所示，設(shè)計(jì)和驗(yàn)證方法分為五個(gè)主要階段：

靜態(tài)功耗驗(yàn)證與探索

動(dòng)態(tài)功率驗(yàn)證和分析

軟件驅(qū)動(dòng)的功耗分析

電源實(shí)現(xiàn)

登出

圖 2：設(shè)計(jì)和驗(yàn)證階段（來源：Synopsys）

仿真的作用

提供有關(guān) SoC 功耗的估計(jì)是一項(xiàng)艱巨的任務(wù)，這要求設(shè)計(jì)人員設(shè)置能夠盡可能忠實(shí)地再現(xiàn)真實(shí)工作條件的測(cè)試平臺(tái)。能夠滿足這些要求的最佳系統(tǒng)是仿真。

對(duì) AI 芯片進(jìn)行功耗分析需要合適的工具，能夠獲取和處理數(shù)百 GB 的數(shù)據(jù)，包括數(shù)萬億或數(shù)十億個(gè)時(shí)鐘周期。仿真系統(tǒng)內(nèi)的功率分析有助于解決這個(gè)問題，因?yàn)樗荒茏R(shí)別功率分析感興趣的窗口。

“人工智能芯片帶來了兩個(gè)新概念，”馬本說?！暗谝粋€(gè)是驗(yàn)證調(diào)試具有挑戰(zhàn)性，因?yàn)樗枰荛L(zhǎng)時(shí)間。第二個(gè)是如何開發(fā)應(yīng)用軟件，可以在芯片啟動(dòng)時(shí)準(zhǔn)備好。這就是仿真和原型設(shè)計(jì)的概念出現(xiàn)的地方?！?/p>

由于其獨(dú)特的快速仿真架構(gòu)、最先進(jìn)的商用 FPGA 以及基于 FPGA 的仿真軟件的創(chuàng)新，Synopsys 的 ZeBu 服務(wù)器是業(yè)界最快的仿真系統(tǒng)， 其性能 是傳統(tǒng)仿真解決方案的2 倍。ZeBu 軟件為用戶提供了有價(jià)值的工具，例如快速編譯器、高級(jí)調(diào)試（包括與 Verdi 的本地集成）、仿真加速、混合仿真和功耗分析。

當(dāng)應(yīng)用程序在模擬器上運(yùn)行時(shí)，它最終會(huì)被轉(zhuǎn)換為 SoC 的向量。然后可以使用這些向量來運(yùn)行仿真，從而驗(yàn)證仿真器中芯片的功能。仿真是獲得工作負(fù)載的合適平臺(tái)，因?yàn)樗舍槍?duì)功耗分析優(yōu)化的向量。如圖 3 所示，PrimePower RTL 使用 ZeBu EmPower 向量為設(shè)計(jì)人員提供有用的信息。

圖 3：概要軟件驅(qū)動(dòng)的 SoC 活動(dòng)（來源：Synopsys）

AI 芯片使用大量數(shù)學(xué)函數(shù)，主要是乘法和矩陣運(yùn)算，由專用和優(yōu)化的組合邏輯執(zhí)行。

“當(dāng)我們進(jìn)入這些計(jì)算密集型應(yīng)用程序時(shí)，設(shè)計(jì)師擔(dān)心的新概念是較低幾何結(jié)構(gòu)的故障功率，”Maben 說。“毛刺功率占總功率的 25% 以上，我們知道毛刺功率意味著浪費(fèi)功率?！?/p>

毛刺的數(shù)量與 SoC 執(zhí)行的操作數(shù)量成正比，這使得毛刺成為 AI 加速器需要解決的重要問題。故障有兩種類型：慣性故障和運(yùn)輸故障。慣性毛刺可以在架構(gòu)上解決，而傳輸毛刺是由于通過邏輯單元的延遲導(dǎo)致邏輯門輸入處的不同到達(dá)時(shí)間。毛刺正在成為一個(gè)非常大的話題，因?yàn)樗鼈兒茈y優(yōu)化，也很難衡量。

Synopsys 提供端到端 RTL 到門故障電源分析和優(yōu)化解決方案。在 RTL 中，PrimePower RTL（參見圖 4）可以計(jì)算和報(bào)告每個(gè)層次結(jié)構(gòu)的故障，它還可以指向生成最高級(jí)別故障的 RTL 源代碼行。所述 的PrimePower溶液 還提供對(duì)延遲/毛刺感知使用RTL仿真，并且可以執(zhí)行使用零延遲門級(jí)仿真或定時(shí)感知仿真密切相關(guān)，以SPICE功率數(shù)毛刺功率分析矢量生成。

“毛刺正在成為主導(dǎo)，尤其是在 AI 芯片和更低的幾何形狀中，”Maben 說?！坝邢?PrimePower RTL 這樣的工具，它可以告訴設(shè)計(jì)師哪些塊更容易出現(xiàn)故障并對(duì)其進(jìn)行排名。然后，建筑師可以更改架構(gòu)以減少故障?！?/p>

圖 4：PrimePower RTL 毛刺功耗分析（來源：Synopsys）

編輯：hfy