MOS器件的發(fā)展及各項技術的分析與介紹

　　隨著集成電路工藝制程技術的不斷發(fā)展，為了提高集成電路的集成度，同時提升器件的工作速度和降低它的功耗，MOS器件的特征尺寸不斷縮小，MOS器件面臨一系列的挑戰(zhàn)。例如短溝道效應（Short Channel Effect - SCE），熱載流子注入效應（Hot Carrier Inject - HCI）和柵氧化層漏電等問題。為了克服這些挑戰(zhàn)，半導體業(yè)界不斷開發(fā)出一系列的先進工藝技術，例如多晶硅柵、源漏離子注入自對準、LDD離子注入、polycide、Salicide、SRD、應變硅和HKMG技術。另外，晶體管也從MOSFET演變?yōu)镕D-SOI、Bulk FinFET和SOI FinFET。

　　1.1鋁柵MOS管

　　MOS誕生之初，柵極材料采用金屬導體材料鋁，因為鋁具有非常低的電阻，它不會與氧化物發(fā)生反應，并且它的穩(wěn)定性非常好。柵介質材料采用SiO2，因為SiO2可以與硅襯底形成非常理想的Si-SiO2界面。如圖1.13（a）所示，是最初鋁柵的MOS管結構圖。

　　1.2多晶硅柵MOS管

　　隨著MOS器件的特征尺寸不斷縮小，鋁柵與源漏擴散區(qū)的套刻不準問題變得越來越嚴重，源漏與柵重疊設計導致，源漏與柵之間的寄生電容越來越嚴重，半導體業(yè)界利用多晶硅柵代替鋁柵。多晶硅柵具有三方面的優(yōu)點：第一個優(yōu)點是不但多晶硅與硅工藝兼容，而且多晶硅可以耐高溫退火，高溫退火是離子注入的要求；第二個優(yōu)點是多晶硅柵是在源漏離子注入之前形成的，源漏離子注入時，多晶硅柵可以作為遮蔽層，所以離子只會注入多晶硅柵兩側，所以源漏擴散區(qū)與多晶硅柵是自對準的；第三個優(yōu)點是可以通過摻雜N型和P型雜質來改變其功函數，從而調節(jié)器件的閾值電壓。因為MOS器件的閾值電壓由襯底材料和柵材料功函數的差異決定的，多晶硅很好地解決了CMOS技術中的NMOS和PMOS閾值電壓的調節(jié)問題。如圖1.13（b）所示，是多晶硅柵的MOS管結構圖。