Cortex M0內(nèi)核的特性比較和兼容性與架構(gòu)等詳細(xì)資料說(shuō)明

　　Cortex-M內(nèi)核共同特性

　　針對(duì)微控制器應(yīng)用

　　?對(duì)功耗和硅片面積進(jìn)一步優(yōu)化

　　?更適合低成本和低功耗的應(yīng)用

　　?發(fā)生中斷和異常時(shí)自動(dòng)保存現(xiàn)場(chǎng)

　　?進(jìn)出異常處理的軟件開(kāi)銷(xiāo)很小

　　?確定的指令執(zhí)行時(shí)間

　　?從確定性存儲(chǔ)器運(yùn)行代碼時(shí)，指令執(zhí)行的時(shí)間總是相同

　　Cortex-M系列的軟件兼容性

　　向上路徑（M0-》M3-》M4）的移植直接了當(dāng)

　　?Cortex-Mx內(nèi)核的指令集是Cortex-My內(nèi)核（x《y）指令集的子集。軟件可以直接移植過(guò)去，性能則隨著MCU時(shí)鐘頻率的提高以及馮諾依曼到哈佛架構(gòu)的改進(jìn)而得到提升

　　?推薦對(duì)代碼進(jìn)行重新編譯

　　?從M0內(nèi)核升級(jí)到M3內(nèi)核：重新編譯可以充分利用更高效的指令，比如硬件除法

　　?從M0/M3內(nèi)核升級(jí)到帶FPU的M4內(nèi)核：某些代碼需要使用intrinsic重新編寫(xiě)，以利用M4內(nèi)核高級(jí)的DSP/SIMD指令

　　?對(duì)于STM32家族內(nèi)的產(chǎn)品，豐富的外設(shè)也相互兼容以保證移植的順暢

　　向下路徑（M3-》M0）的移植需要注意

　　?M0內(nèi)核的NVIC和SCB寄存器只能字訪問(wèn)，M3可支持字、半字、字節(jié)訪問(wèn)

　　?M3內(nèi)核的某些NVIC和SCB寄存器在M0中沒(méi)有

　　?Interrupt Active Status Register

　　?Software Trigger Interrupt Register

　　?Vector Table Offset Register

　　?某些 fault status registers

　　?如果使用了匯編，某些指令不再被M0支持；對(duì)于C代碼，某些指令如硬件除法，編譯器會(huì)自動(dòng)調(diào)用C庫(kù)函數(shù)來(lái)處理除法操作

　　?M0不支持非對(duì)齊數(shù)據(jù)傳輸

　　?M0不再具有M3所支持的位帶操作

　　?使用用戶線程模式和MPU特性的應(yīng)用則不能移植到M0內(nèi)核上

　　Cortex-M0處理器的微架構(gòu)

　　ARMv6M架構(gòu)

　　?Thumb-2指令

　　?集成可配置的NVIC

　　?和Cortex-M3兼容

　　?微處理器架構(gòu)

　　?帶跳轉(zhuǎn)預(yù)測(cè)的3級(jí)流水線

　　?1條 AHB-Lite總線接口

　　?可配置的超低功耗模式

　　?深度睡眠、喚醒中斷控制器

　　?針對(duì)廣泛應(yīng)用的靈活配置

　　?可配置的中斷控制器（帶優(yōu)先級(jí)的最多32個(gè)中斷）

　　?不帶內(nèi)存保護(hù)單元MPU

　　?可選的調(diào)試&跟蹤功能