資料介紹
目前,花費(fèi)在時序收斂與簽收(Timing closure and signoff)上的時間接近整個設(shè)計(jì)實(shí)現(xiàn)流程時間的40%,復(fù)雜設(shè)計(jì)對實(shí)現(xiàn)時序收斂提出了更高的要求。但在Cadence公司芯片實(shí)現(xiàn)之簽收與驗(yàn)證部門,公司副總裁Anirudh Devgan看來,傳統(tǒng)的簽收流程卻沒能跟上這種需求的步伐。為幫助系統(tǒng)級芯片(SoC)開發(fā)者加速時序收斂,將芯片設(shè)計(jì)快速轉(zhuǎn)化為可制造的產(chǎn)品,Cadence于近期宣布推出“劃時代”時序簽收解決方案Tempus。它有何過人之處?讓我們一睹為快。
時序簽收目前在整個EDA設(shè)計(jì)流程中扮演了怎樣的角色?其重要性體現(xiàn)在哪里?
時序簽收是設(shè)計(jì)在被拿去制造前最后的時序檢驗(yàn)步驟。因此,準(zhǔn)確性至關(guān)重要。由于有越來越多的操作條件和操作模式需要驗(yàn)證,今天我們所看到的時序簽收步驟需要花費(fèi)較長的時間。在更小的幾何尺寸上,增加的變量需要更多的制程角進(jìn)行建模,而且設(shè)計(jì)的復(fù)雜性增加了功能操作模式的數(shù)量。此外,在設(shè)計(jì)的實(shí)現(xiàn)時序和簽收時序之間總有差異。這些因素增加了在時序簽收時所花費(fèi)的時間,所需時間長達(dá)整個設(shè)計(jì)周期的40%。
在邁進(jìn)更先進(jìn)制程工藝的路上,設(shè)計(jì)人員在時序簽收領(lǐng)域面臨哪些主要挑戰(zhàn)?傳統(tǒng)方案的不足之處體現(xiàn)在哪里?
由于日益增大的設(shè)計(jì)尺寸和時序視圖,如今的挑戰(zhàn)主要體現(xiàn)在通過時序簽收收斂所花費(fèi)的時間,以及在較先進(jìn)的制程節(jié)點(diǎn)上模仿波形效果的能力。當(dāng)今的時序簽收解決方案在其對時序優(yōu)化成功的可預(yù)測性上功虧一簣,主要是因?yàn)檫@些解決方案并沒有與版圖(layout)的物理特性整合在一起。在波形建模領(lǐng)域,延遲計(jì)算工具忽略了在較舊的節(jié)點(diǎn)上對波形形狀的影響,因?yàn)檫@些影響微乎其微。從28nm制程開始,一直持續(xù)到16nm,這些影響對輸入波形的外觀產(chǎn)生非常大的作用,因此在延遲計(jì)算期間不能被忽略。
2012年5月,Cadence宣布整合內(nèi)部所有簽收工具成一個完整的時序簽收部門。做出這樣調(diào)整的原因是什么?一年來,取得了哪些主要成績?
Cadence已經(jīng)在簽收領(lǐng)域進(jìn)行了大量投入。因?yàn)槲覀円庾R到,隨著設(shè)計(jì)人員轉(zhuǎn)向更小的制程節(jié)點(diǎn),如20nm和16nm Finfet,如今的解決方案已經(jīng)無法跟上復(fù)雜設(shè)計(jì)和制造的步伐。在過去的一年里,芯片實(shí)現(xiàn)的簽收和驗(yàn)證業(yè)務(wù)部已經(jīng)獲得采用臺積電20nm和16nm Finfet技術(shù)生產(chǎn)的產(chǎn)品簽收認(rèn)證。此外,我們的工具也已用于在GlobalFoundries 14nm Finfet 制程節(jié)點(diǎn)上進(jìn)行流片的芯片。最近,Cadence又發(fā)布了Tempus這一新的時序工具,為時序分析性能和容量重新設(shè)定了標(biāo)準(zhǔn)。
Cadence中國的官方微博將Tempus時序簽收解決方案稱為“劃時代”的產(chǎn)品。我們該如何解讀“劃時代”這三個字所包含的意義?
Tempus時序簽收解決方案的推出具有重要意義。因?yàn)樗跁r序簽收工具的創(chuàng)新和性能上代表著一個顯著的進(jìn)步,利用多處理和ECO特性,比用傳統(tǒng)流程更快地實(shí)現(xiàn)簽收。這是Cadence自主開發(fā)的一個全新的實(shí)現(xiàn)方法,主要特點(diǎn)就是能夠以并行的方式在大量的CPU和機(jī)器上運(yùn)行時序。在EDA領(lǐng)域,許多并行模式已經(jīng)被本地化到多線程里,只能適合四個或八個CPU。但如果采用新的Tempus架構(gòu),我們可以在50或100個CPU上運(yùn)行,并能極大提升性能和容量。
第二,一個新的基于路徑分析的方法。我們認(rèn)為,這個行業(yè)需要以路徑為基礎(chǔ)的分析,很榮幸,Cadence有一種非常有效的采用了多線程的新算法。
第三,我們已經(jīng)在Cadence解決方案里整合了計(jì)時器、地點(diǎn)和路線,有一個可在簽收時序內(nèi)運(yùn)行的經(jīng)過優(yōu)化的環(huán)境。這能解決所有問題,包括在設(shè)計(jì)制程最后階段的優(yōu)化問題。因此,以前需要兩周完成的事情,現(xiàn)在在這個集成的封閉環(huán)境里一天或半天就能完成。
時序簽收目前在整個EDA設(shè)計(jì)流程中扮演了怎樣的角色?其重要性體現(xiàn)在哪里?
時序簽收是設(shè)計(jì)在被拿去制造前最后的時序檢驗(yàn)步驟。因此,準(zhǔn)確性至關(guān)重要。由于有越來越多的操作條件和操作模式需要驗(yàn)證,今天我們所看到的時序簽收步驟需要花費(fèi)較長的時間。在更小的幾何尺寸上,增加的變量需要更多的制程角進(jìn)行建模,而且設(shè)計(jì)的復(fù)雜性增加了功能操作模式的數(shù)量。此外,在設(shè)計(jì)的實(shí)現(xiàn)時序和簽收時序之間總有差異。這些因素增加了在時序簽收時所花費(fèi)的時間,所需時間長達(dá)整個設(shè)計(jì)周期的40%。
在邁進(jìn)更先進(jìn)制程工藝的路上,設(shè)計(jì)人員在時序簽收領(lǐng)域面臨哪些主要挑戰(zhàn)?傳統(tǒng)方案的不足之處體現(xiàn)在哪里?
由于日益增大的設(shè)計(jì)尺寸和時序視圖,如今的挑戰(zhàn)主要體現(xiàn)在通過時序簽收收斂所花費(fèi)的時間,以及在較先進(jìn)的制程節(jié)點(diǎn)上模仿波形效果的能力。當(dāng)今的時序簽收解決方案在其對時序優(yōu)化成功的可預(yù)測性上功虧一簣,主要是因?yàn)檫@些解決方案并沒有與版圖(layout)的物理特性整合在一起。在波形建模領(lǐng)域,延遲計(jì)算工具忽略了在較舊的節(jié)點(diǎn)上對波形形狀的影響,因?yàn)檫@些影響微乎其微。從28nm制程開始,一直持續(xù)到16nm,這些影響對輸入波形的外觀產(chǎn)生非常大的作用,因此在延遲計(jì)算期間不能被忽略。
2012年5月,Cadence宣布整合內(nèi)部所有簽收工具成一個完整的時序簽收部門。做出這樣調(diào)整的原因是什么?一年來,取得了哪些主要成績?
Cadence已經(jīng)在簽收領(lǐng)域進(jìn)行了大量投入。因?yàn)槲覀円庾R到,隨著設(shè)計(jì)人員轉(zhuǎn)向更小的制程節(jié)點(diǎn),如20nm和16nm Finfet,如今的解決方案已經(jīng)無法跟上復(fù)雜設(shè)計(jì)和制造的步伐。在過去的一年里,芯片實(shí)現(xiàn)的簽收和驗(yàn)證業(yè)務(wù)部已經(jīng)獲得采用臺積電20nm和16nm Finfet技術(shù)生產(chǎn)的產(chǎn)品簽收認(rèn)證。此外,我們的工具也已用于在GlobalFoundries 14nm Finfet 制程節(jié)點(diǎn)上進(jìn)行流片的芯片。最近,Cadence又發(fā)布了Tempus這一新的時序工具,為時序分析性能和容量重新設(shè)定了標(biāo)準(zhǔn)。
Cadence中國的官方微博將Tempus時序簽收解決方案稱為“劃時代”的產(chǎn)品。我們該如何解讀“劃時代”這三個字所包含的意義?
Tempus時序簽收解決方案的推出具有重要意義。因?yàn)樗跁r序簽收工具的創(chuàng)新和性能上代表著一個顯著的進(jìn)步,利用多處理和ECO特性,比用傳統(tǒng)流程更快地實(shí)現(xiàn)簽收。這是Cadence自主開發(fā)的一個全新的實(shí)現(xiàn)方法,主要特點(diǎn)就是能夠以并行的方式在大量的CPU和機(jī)器上運(yùn)行時序。在EDA領(lǐng)域,許多并行模式已經(jīng)被本地化到多線程里,只能適合四個或八個CPU。但如果采用新的Tempus架構(gòu),我們可以在50或100個CPU上運(yùn)行,并能極大提升性能和容量。
第二,一個新的基于路徑分析的方法。我們認(rèn)為,這個行業(yè)需要以路徑為基礎(chǔ)的分析,很榮幸,Cadence有一種非常有效的采用了多線程的新算法。
第三,我們已經(jīng)在Cadence解決方案里整合了計(jì)時器、地點(diǎn)和路線,有一個可在簽收時序內(nèi)運(yùn)行的經(jīng)過優(yōu)化的環(huán)境。這能解決所有問題,包括在設(shè)計(jì)制程最后階段的優(yōu)化問題。因此,以前需要兩周完成的事情,現(xiàn)在在這個集成的封閉環(huán)境里一天或半天就能完成。
下載該資料的人也在下載
下載該資料的人還在閱讀
更多 >
- 解決復(fù)雜的LTE抗干擾挑戰(zhàn)
- 輪式機(jī)器人可以應(yīng)對新的挑戰(zhàn)和功能
- 多軸機(jī)器人和機(jī)床中的時序挑戰(zhàn)綜述 11次下載
- 復(fù)雜電源時序控制如何輕易實(shí)現(xiàn)?資料下載
- 應(yīng)對驅(qū)動 SAR ADC 的挑戰(zhàn)
- 基于可逆計(jì)數(shù)器的時序性總線硬件木馬 34次下載
- FPGA的靜態(tài)時序分析詳細(xì)講解分析 19次下載
- 時序分析和時序約束的基本概念詳細(xì)說明 28次下載
- 面向復(fù)雜時間序列的k近鄰分類器 0次下載
- 泰克應(yīng)對電源測試種種挑戰(zhàn)解決方案 0次下載
- TI分享五大妙招,輕松應(yīng)對電源挑戰(zhàn) 0次下載
- ECG設(shè)計(jì)挑戰(zhàn)的應(yīng)對策略 0次下載
- 應(yīng)對ftth規(guī)模部署的挑戰(zhàn)
- 應(yīng)對移動通信天線系統(tǒng)挑戰(zhàn)及天線自動設(shè)計(jì)技術(shù)
- 熱處理技術(shù)應(yīng)對新工藝新材料的挑戰(zhàn)
- 使用SiC技術(shù)應(yīng)對能源基礎(chǔ)設(shè)施的挑戰(zhàn) 222次閱讀
- 輕松實(shí)現(xiàn)復(fù)雜的電源時序控制 765次閱讀
- 利用軟件可配置I/O應(yīng)對工業(yè)4.0挑戰(zhàn) 484次閱讀
- 應(yīng)對先進(jìn)防御子系統(tǒng)的熱挑戰(zhàn) 588次閱讀
- 時序約束中通配符*的使用 1289次閱讀
- 時序路徑分析提速 522次閱讀
- 輪式機(jī)器人可以應(yīng)對新的挑戰(zhàn)和功能 1364次閱讀
- 時序簽收在整個EDA設(shè)計(jì)流程中的作用是什么 1866次閱讀
- ECG子系統(tǒng)設(shè)計(jì)的六大主要挑戰(zhàn)及應(yīng)對的方法建議 1.1w次閱讀
- FPGA時序約束簡介 1.4w次閱讀
- 如何滿足復(fù)雜系統(tǒng)的高性能時序需求? 950次閱讀
- 善用旁路模式應(yīng)對電源管理系統(tǒng)中的內(nèi)阻挑戰(zhàn) 1564次閱讀
- 如何簡化并實(shí)現(xiàn)復(fù)雜的電源時序控制 4084次閱讀
- 復(fù)雜信號內(nèi)部捕獲所面臨的常見挑戰(zhàn)分析 2232次閱讀
- 采用SAS交換技術(shù)應(yīng)對數(shù)據(jù)存儲挑戰(zhàn) 1009次閱讀
下載排行
本周
- 1ADE-12H混頻器規(guī)格書
- 0.28 MB | 1次下載 | 5 積分
- 2AD9984A高性能10位顯示接口英文手冊
- 0.49 MB | 1次下載 | 5 積分
- 351開發(fā)板芯片資料
- 14.95 MB | 1次下載 | 1 積分
- 4用TL431LI-Q1監(jiān)控電流供應(yīng)
- 176.71KB | 1次下載 | 免費(fèi)
- 5十進(jìn)制數(shù)據(jù)轉(zhuǎn)十六進(jìn)制字符_轉(zhuǎn)ASCII碼
- 0.01 MB | 次下載 | 免費(fèi)
- 6使用TRF7970A進(jìn)行NFC主動和被動點(diǎn)對點(diǎn)通信
- 926.87KB | 次下載 | 免費(fèi)
- 7LP8864-Q1 LP8864S-Q1 LP8866-Q1和LP8866S-Q1診斷說明和故障處理程序
- 577.42KB | 次下載 | 免費(fèi)
- 8將設(shè)計(jì)移植到LP3470A低lq電壓監(jiān)控器,以改善電源監(jiān)控
- 115.28KB | 次下載 | 免費(fèi)
本月
- 1HFSS電磁仿真設(shè)計(jì)應(yīng)用詳解PDF電子教程免費(fèi)下載
- 24.30 MB | 129次下載 | 1 積分
- 2正激、反激、推挽、全橋、半橋區(qū)別和特點(diǎn)
- 0.91 MB | 36次下載 | 1 積分
- 3GBT 4706.1-2024家用和類似用途電器的安全第1部分:通用要求
- 7.43 MB | 20次下載 | 免費(fèi)
- 4在設(shè)計(jì)中使用MOSFET瞬態(tài)熱阻抗曲線
- 1.57MB | 15次下載 | 免費(fèi)
- 5幾張電動車充電器電路圖
- 0.23 MB | 9次下載 | 1 積分
- 6AD18學(xué)習(xí)筆記
- 14.47 MB | 8次下載 | 2 積分
- 7H橋中的電流感測
- 545.39KB | 7次下載 | 免費(fèi)
- 8電機(jī)驅(qū)動器電路板布局的最佳實(shí)踐
- 3.03MB | 6次下載 | 免費(fèi)
總榜
- 1matlab軟件下載入口
- 未知 | 935113次下載 | 10 積分
- 2開源硬件-PMP21529.1-4 開關(guān)降壓/升壓雙向直流/直流轉(zhuǎn)換器 PCB layout 設(shè)計(jì)
- 1.48MB | 420061次下載 | 10 積分
- 3Altium DXP2002下載入口
- 未知 | 233084次下載 | 10 積分
- 4電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191360次下載 | 10 積分
- 5十天學(xué)會AVR單片機(jī)與C語言視頻教程 下載
- 158M | 183329次下載 | 10 積分
- 6labview8.5下載
- 未知 | 81578次下載 | 10 積分
- 7Keil工具M(jìn)DK-Arm免費(fèi)下載
- 0.02 MB | 73804次下載 | 10 積分
- 8LabVIEW 8.6下載
- 未知 | 65985次下載 | 10 積分
評論
查看更多