多核DSP在數(shù)字化應(yīng)用中面臨的挑戰(zhàn)

DSP是對(duì)數(shù)字信號(hào)進(jìn)行高速實(shí)時(shí)處理的專用處理器。
　　在當(dāng)今的數(shù)字化的背景下，DSP以其高性能和軟件可編程等特點(diǎn)，已經(jīng)成為電子工業(yè)領(lǐng)域增長(zhǎng)最迅速的產(chǎn)品之一，人們對(duì)其性能、功耗和成本也提出了越來(lái)越高的要求，迫使DSP廠商開(kāi)始在單一矽片上集成更多的處理器內(nèi)核。本文分析了多核DSP必須面臨的挑戰(zhàn)，介紹了一些常見(jiàn)的多核DSP產(chǎn)品。
　　數(shù)字信號(hào)處理器（DSP）是對(duì)數(shù)字信號(hào)進(jìn)行高速實(shí)時(shí)處理的專用處理器。在當(dāng)今的數(shù)字化的背景下，DSP以其高性能和軟件可編程等特點(diǎn)，已經(jīng)成為電子工業(yè)領(lǐng)域增長(zhǎng)最迅速的產(chǎn)品之一。據(jù)市場(chǎng)研究公司In-Stat的最新報(bào)告，全球DSP市場(chǎng)今後將一直保持高速增長(zhǎng)，其中2004年的付運(yùn)量估計(jì)為15億顆，2009年該數(shù)字可望達(dá)到28億顆。其中，浮點(diǎn)DSP的應(yīng)用市場(chǎng)可望從2004年的10億美元增長(zhǎng)到2009年的22億美元。因此，全球DSP市場(chǎng)的前景非常廣闊，DSP已成為數(shù)字通信、智慧控制、消費(fèi)類電子產(chǎn)品等領(lǐng)域的基礎(chǔ)器件，而通信市場(chǎng)2009年的比例可望達(dá)到61%。
　　Forward Concepts最近公布的DSP/無(wú)線市場(chǎng)報(bào)告指出，Q2/2006 DSP晶片付運(yùn)量較Q1上升了3.3%，達(dá)21億美元。報(bào)告指出，雖然無(wú)線依然主宰著DSP市場(chǎng)72%的份額，其Q2增長(zhǎng)幅度僅有2.8%，而來(lái)自汽車和消費(fèi)領(lǐng)域的增長(zhǎng)則分別高達(dá)38.7%和37.2%。數(shù)據(jù)顯示，亞太地區(qū)依然是DSP的主要應(yīng)用市場(chǎng)，而嵌入式DSP則占據(jù)了66%以上的市場(chǎng)份額。
　　
　　圖1 DSP市場(chǎng)概況
　　隨著應(yīng)用領(lǐng)域的擴(kuò)大以及終端產(chǎn)品性能的日益豐富，人們對(duì)DSP系統(tǒng)的性能、功耗和成本提出了越來(lái)越高的要求，迫使DSP廠商開(kāi)始在單一矽片上集成更多的處理器內(nèi)核，於是多核DSP應(yīng)運(yùn)而生。
　　1、多核DSP關(guān)鍵技術(shù)
　　晶片制造工藝技術(shù)的進(jìn)步和SoC設(shè)計(jì)與驗(yàn)證水準(zhǔn)的提升分別是多核DSP誕生的硬體基礎(chǔ)和軟件基礎(chǔ)。
　　目前，DSP巨頭德州儀器公司（TI）的DSP晶片生產(chǎn)工藝已經(jīng)達(dá)到75nm水準(zhǔn)，能夠在一塊僅有拇指大小的單晶片上集成8個(gè)TMS320DSP內(nèi)核。同時(shí)，多核DSP也離不開(kāi)SoC設(shè)計(jì)水準(zhǔn)的進(jìn)步。SoC設(shè)計(jì)可以對(duì)整個(gè)系統(tǒng)的模型演算法、軟硬體功能、晶片結(jié)構(gòu)、各電路模塊直至器件的設(shè)計(jì)進(jìn)行綜合考慮，可以在同樣的工藝條件下，實(shí)現(xiàn)更高性能的系統(tǒng)指標(biāo)。
　　以下介紹多核DSP必須面對(duì)的一些關(guān)鍵技術(shù)∶軟硬體協(xié)同設(shè)計(jì)、軟硬體協(xié)同驗(yàn)證、IP核生成與復(fù)用、高速互連總線、低功耗設(shè)計(jì)等。
　　（1）低功耗
　　多核DSP帶來(lái)了更高的性能，但它相比傳統(tǒng)的單核DSP也帶來(lái)了更大的功耗。嵌入式應(yīng)用，例如手機(jī)、數(shù)碼相機(jī)等對(duì)功耗非常敏感。在以前的2G通信時(shí)代，人們習(xí)慣了200小時(shí)待機(jī)時(shí)間的手機(jī)，當(dāng)然很難接受待機(jī)時(shí)間僅僅為一天的3G手機(jī)。因此多核DSP必須解決的第一大技術(shù)難題就是如何有效的降低平均功耗。
　　從硬體技術(shù)上來(lái)看，可以采用動(dòng)態(tài)電源管理技術(shù)，設(shè)置全速、半速、休眠等工作模式，根據(jù)當(dāng)前的任務(wù)強(qiáng)度和功耗監(jiān)測(cè)信息，及時(shí)調(diào)整電壓和頻率，關(guān)閉暫時(shí)不使用的模塊，以降低功耗。另外，根據(jù)特定的應(yīng)用需求，設(shè)置專門的協(xié)處理器，同樣可以減少DSP內(nèi)核的運(yùn)算強(qiáng)度。
　　從軟件技術(shù)上來(lái)看，在編譯指導(dǎo)下的多核DSP低功耗優(yōu)化技術(shù)非常具有潛力。低功耗編譯技術(shù)主要包括編譯指導(dǎo)的動(dòng)態(tài)電壓調(diào)節(jié)、多線程功耗模型下的低功耗編譯調(diào)度等。在操作系統(tǒng)的支持下，通過(guò)合理的調(diào)度，使處理器資源與演算法需求相適應(yīng)，例如在DSP核+MCU的模式下，MCU就不應(yīng)該處理DSP的有關(guān)程式。
　?。?）互連與存儲(chǔ)系統(tǒng)
　　隨著晶片面積的增大，長(zhǎng)線互連延遲和信號(hào)完整性已經(jīng)成為制約晶片主頻的關(guān)鍵因素。當(dāng)片上DSP核較少時(shí)，可用簡(jiǎn)單的總線結(jié)構(gòu)或者Crossbar互連；當(dāng)DSP核較多時(shí)可用二維mesh網(wǎng)絡(luò)、3D Torus等進(jìn)行互連，設(shè)計(jì)者必須在網(wǎng)絡(luò)開(kāi)銷以及多核之間耦合的程度之間進(jìn)行權(quán)衡，同時(shí)還要注意互連拓?fù)涞目蓴U(kuò)展性。為提高互連性能，應(yīng)該采用高頻、高帶寬的超深亞微米片上互連結(jié)構(gòu)，以便高效地實(shí)現(xiàn)節(jié)點(diǎn)間通信。
　　針對(duì)數(shù)據(jù)密集型的應(yīng)用，多核DSP必須解決存儲(chǔ)系統(tǒng)的效率問(wèn)題。為此，必須要解決一系列關(guān)鍵技術(shù)，例如應(yīng)該設(shè)計(jì)多大的片內(nèi)存儲(chǔ)器？數(shù)據(jù)的共用和通信在存儲(chǔ)層次的哪一級(jí)來(lái)完成？Cache一致性在哪一級(jí)實(shí)現(xiàn)更合理？是通過(guò)片內(nèi)共用存儲(chǔ)器還是高速總線進(jìn)行多核之間的通信？存儲(chǔ)結(jié)構(gòu)如何支持多線程的應(yīng)用？
　?。?）編譯技術(shù)與操作系統(tǒng)
　　多核DSP能否發(fā)揮最高的性能，在很大程度上取決於編譯優(yōu)化和嵌入式操作系統(tǒng)的有力支持。例如，多核DSP對(duì)多線程程式能夠提供較高的性能，但是對(duì)于單線程應(yīng)用的性能反而不高，甚至比單核DSP的性能還要低。
　　采用硬體動(dòng)態(tài)提取線程是一種方法，但編譯器更要擔(dān)負(fù)起自動(dòng)并行化的工作，即將串列程式自動(dòng)地轉(zhuǎn)換為等價(jià)的多線程并行代碼，使用戶不關(guān)心疊代空間劃分、數(shù)據(jù)共用、線程調(diào)度和同步等細(xì)節(jié)，減輕用戶負(fù)擔(dān)。 更重要的是多線程優(yōu)化編譯技術(shù)，包括線程并發(fā)機(jī)制的實(shí)現(xiàn)、線程調(diào)度、線程級(jí)前瞻執(zhí)行等技術(shù)。
　　多核之間的任務(wù)調(diào)度是充分利用多處理器性能的關(guān)鍵。為滿足實(shí)時(shí)處理的要求，均衡各處理器負(fù)載，需要研究的任務(wù)調(diào)度機(jī)制有分散式實(shí)時(shí)任務(wù)調(diào)度演算法、動(dòng)態(tài)任務(wù)遷移技術(shù)等。已有的幾種嵌入式操作系統(tǒng)，例如μcLinux、PalmOS、WinCE等，都還無(wú)法有效地支持多核處理器。嵌入式多核操作系統(tǒng)的研究任重而道遠(yuǎn)。