資料介紹
視頻、影像和電信市場(chǎng)的標(biāo)準(zhǔn)推動(dòng)了異構(gòu)可重配置 DSP硬件平臺(tái)的使用。就本文而言,這些平臺(tái)包括 DSP 處理器和 FPGA,它們提供的現(xiàn)成硬件解決方案可以解決視頻、影像和電信設(shè)計(jì)中的重大難題,但仍不失產(chǎn)品差異化所需的足夠的可定制性。
據(jù)市場(chǎng)研究公司 Forward Concepts 于 2005 年發(fā)表的一則調(diào)查報(bào)告稱,選擇處理器和 FPGA 的主要標(biāo)準(zhǔn)不是器件本身,而是開(kāi)發(fā)它們的工具。這一概念對(duì)于包含 FPGA 和 DSP 處理器的平臺(tái)亦應(yīng)成立。
在 DSP 處理器和 FPGA 之間,傳統(tǒng)的 DSP 開(kāi)發(fā)者通常選擇前者,因?yàn)樵O(shè)計(jì)流程是已知的,而異構(gòu)系統(tǒng)的優(yōu)點(diǎn)則難于評(píng)價(jià)??芍匦屡渲玫挠布脚_(tái)限制了硬件自由度,設(shè)計(jì)流程因此而具有較高的自動(dòng)化程度。這種自動(dòng)化排除了設(shè)計(jì)的復(fù)雜性,從而在 DSP 設(shè)計(jì)界進(jìn)一步推廣了硬件解決方案的優(yōu)勢(shì)。
DSP 硬件平臺(tái)的優(yōu)點(diǎn)
FPGA 和 DSP 處理器具有截然不同的架構(gòu)。在一種器件上非常有效的算法,在另一種器件上卻可能效率非常低。如果目標(biāo)應(yīng)用要求大量的并行處理或最大的多通道流量,那么單純基于 DSP 處理器的硬件系統(tǒng)就可能需要更大的面積、成本或功耗。一個(gè) FPGA 協(xié)處理器僅在一個(gè)器件上就能提供多達(dá) 550 個(gè)并行乘法和累加運(yùn)算,從而以較少的器件和較低的功耗為許多應(yīng)用提供同樣的性能。
盡管 FPGA 在處理大量并行數(shù)據(jù)方面出類拔萃,但對(duì)于定期系數(shù)更新、決策控制任務(wù)或高速串行數(shù)學(xué)運(yùn)算這類任務(wù)來(lái)說(shuō),它們的優(yōu)化程度比不上處理器。正是 FPGA 和 DSP 處理器的結(jié)合為廣泛的應(yīng)用提供了制勝的解決方案。
例如,對(duì)于采用模式識(shí)別技術(shù)的智能攝像機(jī)來(lái)說(shuō),異構(gòu)可重配置 DSP 平臺(tái)可以作為理想的選擇。FPGA 的并行處理能力非常適用于圖像分割和特征提取,而視頻和影像 DSP 處理器則更適合統(tǒng)計(jì)模式分類等數(shù)學(xué)密集型任務(wù)。異構(gòu)系統(tǒng)可以更好地利用流水線和并行處理,這對(duì)于獲得高幀速率和低延遲來(lái)說(shuō)至關(guān)重要。
基于異構(gòu)平臺(tái)的設(shè)計(jì)流程的優(yōu)點(diǎn)
基于異構(gòu)平臺(tái)的設(shè)計(jì)流程把單獨(dú)處理器和 FPGA 設(shè)計(jì)流程采用的設(shè)計(jì)自動(dòng)化概念擴(kuò)展到整個(gè)平臺(tái)。基于平臺(tái)設(shè)計(jì)的基本原則是剔除基于硬件系統(tǒng)和基于軟件系統(tǒng)的“中間件”。這樣就可以讓缺乏或完全沒(méi)有 FPGA 設(shè)計(jì)經(jīng)驗(yàn)的 DSP 設(shè)計(jì)者能夠評(píng)估和利用 FPGA 協(xié)處理器的性能、成本和功耗優(yōu)勢(shì)。
基于平臺(tái)的設(shè)計(jì)流程應(yīng)能自動(dòng)生成內(nèi)存映射、軟件接口的頭文件和驅(qū)動(dòng)程序文件以及硬件的接口和中斷邏輯。整體系統(tǒng)的改動(dòng)對(duì)單個(gè)軟件和硬件組件的影響有限。
通過(guò)這種自動(dòng)化,開(kāi)發(fā)者個(gè)人不必再掌握設(shè)計(jì) FPGA 硬件、DSP 處理器應(yīng)用代碼以及接口邏輯和軟件所需的龐雜技術(shù)。
設(shè)計(jì) FPGA 協(xié)處理器
任何給定的技術(shù)中都有多種方法可以實(shí)現(xiàn)信號(hào)處理算法。算法步驟常常受到目標(biāo)硬件的影響。當(dāng)目標(biāo)是異構(gòu) DSP 硬件平臺(tái)時(shí),實(shí)現(xiàn)方法的選擇就成了一個(gè)二步過(guò)程。您必須首先選擇最合適的硬件器件,然后再確定哪種實(shí)現(xiàn)方法適合該器件。
在可重新配置的 DSP 硬件平臺(tái)上,處理器將作為主處理單元并且控制 FPGA。而 FPGA 則用作協(xié)處理器(其中,數(shù)據(jù)傳入 DSP 處理器進(jìn)行同步,然后傳出),或者用作預(yù)處理器或后處理器(其中,數(shù)據(jù)從高速接口傳入)。FPGA 的最佳用法取決于系統(tǒng)數(shù)據(jù)速率、格式和運(yùn)行參數(shù)。
像德州儀器公司 DSP 的 Code Composer Studio 這類工具包含代碼分析器,用來(lái)識(shí)別可以下載到 FPGA 的軟件“熱點(diǎn)”。20% 應(yīng)用代碼占用 80% 可用處理器 MIPS 的情況并不罕見(jiàn)。
需要一個(gè)接口將 FPGA 連接到硬件平臺(tái)上獨(dú)立的 DSP 處理器??芍匦屡渲玫?DSP 平臺(tái)通常能支持較多通用接口(如德州儀器公司的 16/32/64 位 Tic6x DSP 擴(kuò)展存儲(chǔ)器接口 (EMIF),適用于系統(tǒng)控制和協(xié)處理任務(wù))和較多高速串行接口(如 SRIO 或視頻接口,用于預(yù)處理和后處理操作)。
系統(tǒng)中加入 FPGA 協(xié)處理器后,軟件實(shí)現(xiàn)就將由算法描述轉(zhuǎn)變?yōu)閿?shù)據(jù)傳遞與函數(shù)控制。對(duì)于應(yīng)用軟件開(kāi)發(fā)者來(lái)說(shuō),F(xiàn)PGA 協(xié)處理器將顯示為一個(gè)硬件加速器,可以通過(guò)函數(shù)調(diào)用對(duì)其進(jìn)行訪問(wèn)。
Xilinx 解決方案
在MathWorks 的 Simulink 和 MATLAB 建模環(huán)境的基礎(chǔ)上,Xilinx 為 FPGA 提供了一個(gè)完整的 DSP 開(kāi)發(fā)環(huán)境。浮點(diǎn) MATLAB 中所描述的算法可以用 AccelDSP 合成到 Xilinx? FPGA 的 DSP 功能模塊中。System Generator 允許用 Simulink 將這些模塊與一個(gè)由 90 多個(gè)經(jīng) Xilinx 優(yōu)化的 DSP 模塊組成的庫(kù)結(jié)合起來(lái),從而形成完整的基于 FPGA 的 DSP 系統(tǒng)。
System Generator 支持硬件協(xié)同驗(yàn)證,用硬件上運(yùn)行的實(shí)現(xiàn)過(guò)程取代部分軟件模擬。這樣,您就可以驗(yàn)證硬件中的實(shí)現(xiàn)過(guò)程并且加速 Simulink 的模擬。
現(xiàn)在的 System Generator 在 FPGA 協(xié)處理器與德州儀器的 DSP 處理器之間自動(dòng)生成基礎(chǔ)架構(gòu),以這種方式支持基于平臺(tái)的設(shè)計(jì)。這種支持針對(duì)平臺(tái),最初是為 Xilinx 視頻協(xié)處理套件提供的。System Generator 將來(lái)的版本將包括對(duì)其他平臺(tái)的支持。
用這種新型的自動(dòng)方法,System Generator 通過(guò)一些叫做“共享存儲(chǔ)器”的特殊模塊在軟硬件之間提供一個(gè)抽象層。對(duì)于硬件開(kāi)發(fā)者來(lái)說(shuō),這種共享存儲(chǔ)器的作用相當(dāng)于 FIFO、RAM 或寄存器的一個(gè)端口。
數(shù)據(jù)傳入和傳出 FPGA 的操作是通過(guò)對(duì)應(yīng)用軟件中的共享寄存器之一執(zhí)行一個(gè)簡(jiǎn)單函數(shù)調(diào)用來(lái)完成的,此函數(shù)調(diào)用在 System Generator 自動(dòng)生成的驅(qū)動(dòng)程序文件中予以定義。這個(gè)流程還支持中斷生成,以實(shí)現(xiàn)處理器和協(xié)處理器之間的有效執(zhí)行。
結(jié)論
FPGA 的并行處理能力可大大改善視頻、影像和電信應(yīng)用的性能、成本效率和功耗,這些應(yīng)用或者已經(jīng)受益于并行 DSP 處理,或者需要優(yōu)化的多通道處理。依托基于平臺(tái)設(shè)計(jì)方法的異構(gòu)可重配置 DSP 平臺(tái)使不熟悉 FPGA 設(shè)計(jì)的傳統(tǒng) DSP 設(shè)計(jì)者能夠快速評(píng)估 FPGA 協(xié)處理器為其特定應(yīng)用帶來(lái)的好處。
?
據(jù)市場(chǎng)研究公司 Forward Concepts 于 2005 年發(fā)表的一則調(diào)查報(bào)告稱,選擇處理器和 FPGA 的主要標(biāo)準(zhǔn)不是器件本身,而是開(kāi)發(fā)它們的工具。這一概念對(duì)于包含 FPGA 和 DSP 處理器的平臺(tái)亦應(yīng)成立。
在 DSP 處理器和 FPGA 之間,傳統(tǒng)的 DSP 開(kāi)發(fā)者通常選擇前者,因?yàn)樵O(shè)計(jì)流程是已知的,而異構(gòu)系統(tǒng)的優(yōu)點(diǎn)則難于評(píng)價(jià)??芍匦屡渲玫挠布脚_(tái)限制了硬件自由度,設(shè)計(jì)流程因此而具有較高的自動(dòng)化程度。這種自動(dòng)化排除了設(shè)計(jì)的復(fù)雜性,從而在 DSP 設(shè)計(jì)界進(jìn)一步推廣了硬件解決方案的優(yōu)勢(shì)。
DSP 硬件平臺(tái)的優(yōu)點(diǎn)
FPGA 和 DSP 處理器具有截然不同的架構(gòu)。在一種器件上非常有效的算法,在另一種器件上卻可能效率非常低。如果目標(biāo)應(yīng)用要求大量的并行處理或最大的多通道流量,那么單純基于 DSP 處理器的硬件系統(tǒng)就可能需要更大的面積、成本或功耗。一個(gè) FPGA 協(xié)處理器僅在一個(gè)器件上就能提供多達(dá) 550 個(gè)并行乘法和累加運(yùn)算,從而以較少的器件和較低的功耗為許多應(yīng)用提供同樣的性能。
盡管 FPGA 在處理大量并行數(shù)據(jù)方面出類拔萃,但對(duì)于定期系數(shù)更新、決策控制任務(wù)或高速串行數(shù)學(xué)運(yùn)算這類任務(wù)來(lái)說(shuō),它們的優(yōu)化程度比不上處理器。正是 FPGA 和 DSP 處理器的結(jié)合為廣泛的應(yīng)用提供了制勝的解決方案。
例如,對(duì)于采用模式識(shí)別技術(shù)的智能攝像機(jī)來(lái)說(shuō),異構(gòu)可重配置 DSP 平臺(tái)可以作為理想的選擇。FPGA 的并行處理能力非常適用于圖像分割和特征提取,而視頻和影像 DSP 處理器則更適合統(tǒng)計(jì)模式分類等數(shù)學(xué)密集型任務(wù)。異構(gòu)系統(tǒng)可以更好地利用流水線和并行處理,這對(duì)于獲得高幀速率和低延遲來(lái)說(shuō)至關(guān)重要。
基于異構(gòu)平臺(tái)的設(shè)計(jì)流程的優(yōu)點(diǎn)
基于異構(gòu)平臺(tái)的設(shè)計(jì)流程把單獨(dú)處理器和 FPGA 設(shè)計(jì)流程采用的設(shè)計(jì)自動(dòng)化概念擴(kuò)展到整個(gè)平臺(tái)。基于平臺(tái)設(shè)計(jì)的基本原則是剔除基于硬件系統(tǒng)和基于軟件系統(tǒng)的“中間件”。這樣就可以讓缺乏或完全沒(méi)有 FPGA 設(shè)計(jì)經(jīng)驗(yàn)的 DSP 設(shè)計(jì)者能夠評(píng)估和利用 FPGA 協(xié)處理器的性能、成本和功耗優(yōu)勢(shì)。
基于平臺(tái)的設(shè)計(jì)流程應(yīng)能自動(dòng)生成內(nèi)存映射、軟件接口的頭文件和驅(qū)動(dòng)程序文件以及硬件的接口和中斷邏輯。整體系統(tǒng)的改動(dòng)對(duì)單個(gè)軟件和硬件組件的影響有限。
通過(guò)這種自動(dòng)化,開(kāi)發(fā)者個(gè)人不必再掌握設(shè)計(jì) FPGA 硬件、DSP 處理器應(yīng)用代碼以及接口邏輯和軟件所需的龐雜技術(shù)。
設(shè)計(jì) FPGA 協(xié)處理器
任何給定的技術(shù)中都有多種方法可以實(shí)現(xiàn)信號(hào)處理算法。算法步驟常常受到目標(biāo)硬件的影響。當(dāng)目標(biāo)是異構(gòu) DSP 硬件平臺(tái)時(shí),實(shí)現(xiàn)方法的選擇就成了一個(gè)二步過(guò)程。您必須首先選擇最合適的硬件器件,然后再確定哪種實(shí)現(xiàn)方法適合該器件。
在可重新配置的 DSP 硬件平臺(tái)上,處理器將作為主處理單元并且控制 FPGA。而 FPGA 則用作協(xié)處理器(其中,數(shù)據(jù)傳入 DSP 處理器進(jìn)行同步,然后傳出),或者用作預(yù)處理器或后處理器(其中,數(shù)據(jù)從高速接口傳入)。FPGA 的最佳用法取決于系統(tǒng)數(shù)據(jù)速率、格式和運(yùn)行參數(shù)。
像德州儀器公司 DSP 的 Code Composer Studio 這類工具包含代碼分析器,用來(lái)識(shí)別可以下載到 FPGA 的軟件“熱點(diǎn)”。20% 應(yīng)用代碼占用 80% 可用處理器 MIPS 的情況并不罕見(jiàn)。
需要一個(gè)接口將 FPGA 連接到硬件平臺(tái)上獨(dú)立的 DSP 處理器??芍匦屡渲玫?DSP 平臺(tái)通常能支持較多通用接口(如德州儀器公司的 16/32/64 位 Tic6x DSP 擴(kuò)展存儲(chǔ)器接口 (EMIF),適用于系統(tǒng)控制和協(xié)處理任務(wù))和較多高速串行接口(如 SRIO 或視頻接口,用于預(yù)處理和后處理操作)。
系統(tǒng)中加入 FPGA 協(xié)處理器后,軟件實(shí)現(xiàn)就將由算法描述轉(zhuǎn)變?yōu)閿?shù)據(jù)傳遞與函數(shù)控制。對(duì)于應(yīng)用軟件開(kāi)發(fā)者來(lái)說(shuō),F(xiàn)PGA 協(xié)處理器將顯示為一個(gè)硬件加速器,可以通過(guò)函數(shù)調(diào)用對(duì)其進(jìn)行訪問(wèn)。
Xilinx 解決方案
在MathWorks 的 Simulink 和 MATLAB 建模環(huán)境的基礎(chǔ)上,Xilinx 為 FPGA 提供了一個(gè)完整的 DSP 開(kāi)發(fā)環(huán)境。浮點(diǎn) MATLAB 中所描述的算法可以用 AccelDSP 合成到 Xilinx? FPGA 的 DSP 功能模塊中。System Generator 允許用 Simulink 將這些模塊與一個(gè)由 90 多個(gè)經(jīng) Xilinx 優(yōu)化的 DSP 模塊組成的庫(kù)結(jié)合起來(lái),從而形成完整的基于 FPGA 的 DSP 系統(tǒng)。
System Generator 支持硬件協(xié)同驗(yàn)證,用硬件上運(yùn)行的實(shí)現(xiàn)過(guò)程取代部分軟件模擬。這樣,您就可以驗(yàn)證硬件中的實(shí)現(xiàn)過(guò)程并且加速 Simulink 的模擬。
現(xiàn)在的 System Generator 在 FPGA 協(xié)處理器與德州儀器的 DSP 處理器之間自動(dòng)生成基礎(chǔ)架構(gòu),以這種方式支持基于平臺(tái)的設(shè)計(jì)。這種支持針對(duì)平臺(tái),最初是為 Xilinx 視頻協(xié)處理套件提供的。System Generator 將來(lái)的版本將包括對(duì)其他平臺(tái)的支持。
用這種新型的自動(dòng)方法,System Generator 通過(guò)一些叫做“共享存儲(chǔ)器”的特殊模塊在軟硬件之間提供一個(gè)抽象層。對(duì)于硬件開(kāi)發(fā)者來(lái)說(shuō),這種共享存儲(chǔ)器的作用相當(dāng)于 FIFO、RAM 或寄存器的一個(gè)端口。
數(shù)據(jù)傳入和傳出 FPGA 的操作是通過(guò)對(duì)應(yīng)用軟件中的共享寄存器之一執(zhí)行一個(gè)簡(jiǎn)單函數(shù)調(diào)用來(lái)完成的,此函數(shù)調(diào)用在 System Generator 自動(dòng)生成的驅(qū)動(dòng)程序文件中予以定義。這個(gè)流程還支持中斷生成,以實(shí)現(xiàn)處理器和協(xié)處理器之間的有效執(zhí)行。
結(jié)論
FPGA 的并行處理能力可大大改善視頻、影像和電信應(yīng)用的性能、成本效率和功耗,這些應(yīng)用或者已經(jīng)受益于并行 DSP 處理,或者需要優(yōu)化的多通道處理。依托基于平臺(tái)設(shè)計(jì)方法的異構(gòu)可重配置 DSP 平臺(tái)使不熟悉 FPGA 設(shè)計(jì)的傳統(tǒng) DSP 設(shè)計(jì)者能夠快速評(píng)估 FPGA 協(xié)處理器為其特定應(yīng)用帶來(lái)的好處。
?
下載該資料的人也在下載
下載該資料的人還在閱讀
更多 >
- 基于異構(gòu)平臺(tái)的方程組通量分裂格式 14次下載
- 基于MATLAB的DSP控制系統(tǒng)仿真平臺(tái)設(shè)計(jì)方案 20次下載
- 基于引言DSP平臺(tái)的USB接口設(shè)計(jì)資料下載
- M5310與OneNET平臺(tái)對(duì)接流程示例教程說(shuō)明 21次下載
- TMS320C672x系列DSP的EMIF擴(kuò)展存儲(chǔ)器的研究與應(yīng)用的分析 9次下載
- AM5728 TI DSP+ARM異構(gòu)多核平臺(tái)的詳細(xì)中文資料和應(yīng)用免費(fèi)下載 39次下載
- 基于異構(gòu)處理器的通信信道模擬平臺(tái)設(shè)計(jì) 0次下載
- 基于FPGA的異構(gòu)可重配置DSP平臺(tái) 2次下載
- 基于Costar_的異構(gòu)多核DSP設(shè)計(jì)與實(shí)現(xiàn) 12次下載
- Alter FPGA的設(shè)計(jì)流程以及DSP設(shè)計(jì)
- 基于TMS320C6000的DSP擴(kuò)展總線接口設(shè)計(jì) 34次下載
- 基于網(wǎng)格計(jì)算的電力系統(tǒng)異構(gòu)數(shù)據(jù)平臺(tái)設(shè)計(jì) 24次下載
- 一種異構(gòu)雙核系統(tǒng)芯片平臺(tái)設(shè)計(jì)與實(shí)現(xiàn) 29次下載
- 基于異構(gòu)開(kāi)發(fā)體系的中間件平臺(tái)
- 基于DSP的擴(kuò)展卡爾曼濾波直流無(wú)刷電機(jī)控制
- dfrobotBluno Accessory Shield擴(kuò)展板簡(jiǎn)介 1341次閱讀
- dfrobotArduino平臺(tái)雙路電機(jī)驅(qū)動(dòng)擴(kuò)展板簡(jiǎn)介 1477次閱讀
- 海天雄電子:DSP+ARM嵌入式教學(xué)實(shí)驗(yàn)平臺(tái) 3238次閱讀
- 基于FPGA的自動(dòng)化DSP開(kāi)發(fā)流程 4181次閱讀
- 混合FPGA/DSP基平臺(tái) 是為無(wú)線基站提供一種有效設(shè)計(jì)的方法 868次閱讀
- 一款基于DSP內(nèi)核處理器的FPGA驗(yàn)證實(shí)現(xiàn)設(shè)計(jì) 1063次閱讀
- Go語(yǔ)言在多線程領(lǐng)域編程、跨異構(gòu)平臺(tái)及編程難易程度的優(yōu)勢(shì) 6138次閱讀
- 基于TI Soc OMAP4430異構(gòu)多核處理器的H264編解碼 1640次閱讀
- 異構(gòu)計(jì)算的兩大派別 為什么需要異構(gòu)計(jì)算? 2.2w次閱讀
- 基于異構(gòu)并行計(jì)算的兩個(gè)子概念異構(gòu)和并行的簡(jiǎn)單分析 6466次閱讀
- 基于異構(gòu)多核的全高清H264視頻硬解碼系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) 1506次閱讀
- 淺析異構(gòu)網(wǎng)絡(luò)安全解決方案及關(guān)鍵技術(shù) 9072次閱讀
- 小基站成LTE異構(gòu)網(wǎng)中特殊場(chǎng)景覆蓋主角 987次閱讀
- 基于以太網(wǎng)的DSP遠(yuǎn)程加載技術(shù)研究 1399次閱讀
- Ladon DSP/SOC開(kāi)發(fā)平臺(tái) 1223次閱讀
下載排行
本周
- 1HFSS電磁仿真設(shè)計(jì)應(yīng)用詳解PDF電子教程免費(fèi)下載
- 24.30 MB | 126次下載 | 1 積分
- 2H橋中的電流感測(cè)
- 545.39KB | 7次下載 | 免費(fèi)
- 3雷達(dá)的基本分類方法
- 1.25 MB | 4次下載 | 4 積分
- 4I3C–下一代串行通信接口
- 608.47KB | 3次下載 | 免費(fèi)
- 5電感技術(shù)講解
- 827.73 KB | 2次下載 | 免費(fèi)
- 6從 MSP430? MCU 到 MSPM0 MCU 的遷移指南
- 1.17MB | 2次下載 | 免費(fèi)
- 7有源低通濾波器設(shè)計(jì)應(yīng)用說(shuō)明
- 1.12MB | 2次下載 | 免費(fèi)
- 8RA-Eco-RA2E1-48PIN-V1.0開(kāi)發(fā)板資料
- 35.59 MB | 2次下載 | 免費(fèi)
本月
- 12024年工控與通信行業(yè)上游發(fā)展趨勢(shì)和熱點(diǎn)解讀
- 2.61 MB | 763次下載 | 免費(fèi)
- 2HFSS電磁仿真設(shè)計(jì)應(yīng)用詳解PDF電子教程免費(fèi)下載
- 24.30 MB | 126次下載 | 1 積分
- 3繼電保護(hù)原理
- 2.80 MB | 35次下載 | 免費(fèi)
- 4正激、反激、推挽、全橋、半橋區(qū)別和特點(diǎn)
- 0.91 MB | 32次下載 | 1 積分
- 5labview實(shí)現(xiàn)DBC在界面加載配置
- 0.57 MB | 21次下載 | 5 積分
- 6在設(shè)計(jì)中使用MOSFET瞬態(tài)熱阻抗曲線
- 1.57MB | 15次下載 | 免費(fèi)
- 7GBT 4706.1-2024家用和類似用途電器的安全第1部分:通用要求
- 7.43 MB | 13次下載 | 免費(fèi)
- 8PADS-3D庫(kù)文件
- 2.70 MB | 10次下載 | 2 積分
總榜
- 1matlab軟件下載入口
- 未知 | 935113次下載 | 10 積分
- 2開(kāi)源硬件-PMP21529.1-4 開(kāi)關(guān)降壓/升壓雙向直流/直流轉(zhuǎn)換器 PCB layout 設(shè)計(jì)
- 1.48MB | 420061次下載 | 10 積分
- 3Altium DXP2002下載入口
- 未知 | 233084次下載 | 10 積分
- 4電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191360次下載 | 10 積分
- 5十天學(xué)會(huì)AVR單片機(jī)與C語(yǔ)言視頻教程 下載
- 158M | 183329次下載 | 10 積分
- 6labview8.5下載
- 未知 | 81578次下載 | 10 積分
- 7Keil工具M(jìn)DK-Arm免費(fèi)下載
- 0.02 MB | 73804次下載 | 10 積分
- 8LabVIEW 8.6下載
- 未知 | 65985次下載 | 10 積分
評(píng)論
查看更多