ADSP-2106X SHARC DSPs軟件仿真器設(shè)計(jì)方案詳解

本文介紹一種ADSP-2106x DSPs （數(shù)字信號(hào)處理器， Digital Signal Processors）的軟件仿真器（ADSPSim）。在此仿真器構(gòu)架過(guò)程中，面向?qū)ο?a href='http://ttokpm.com/soft/data/27-29/' target='_blank' class='arckwlink_none'>仿真技術(shù)的使用大大改善了軟件的模塊化、可重用性和靈活性，更加體現(xiàn)了軟件仿真器在實(shí)現(xiàn)軟硬件協(xié)同設(shè)計(jì)開(kāi)發(fā)和早期測(cè)試過(guò)程中的優(yōu)勢(shì)。
　　1 引言
　　DSPs（數(shù)字信號(hào)處理器）在航空航天工程等領(lǐng)域已得到廣泛應(yīng)用，為實(shí)現(xiàn)早期測(cè)試，仿真器的使用提供了建立嵌入式系統(tǒng)軟硬件協(xié)同測(cè)試環(huán)境的可能。仿真器可分為軟件仿真器（Simulator）和硬件仿真器 （Emulator）兩類(lèi)，而軟件仿真器比較硬件仿真器有著不可替代的優(yōu)勢(shì)：
　?。?） 開(kāi)發(fā)人員能在獲得實(shí)際硬件原型前，能快速評(píng)價(jià)目標(biāo)機(jī)軟、硬件特性，實(shí)現(xiàn)硬件和軟件并行設(shè)計(jì)開(kāi)發(fā)，并縮短嵌入式軟件的開(kāi)發(fā)周期，盡早發(fā)現(xiàn)軟件中的缺陷，降低開(kāi)發(fā)成本；
　　（2） 軟件仿真器具有高度的靈活性，可獨(dú)立對(duì)CPU進(jìn)行深入分析，或可用于對(duì)整個(gè)系統(tǒng)進(jìn)行建模。還可輕松地進(jìn)行重新配置，可與各種存儲(chǔ)器或外設(shè)相集成。這樣就可以對(duì)整個(gè)嵌入式系統(tǒng)的正確性進(jìn)行驗(yàn)證。
　?。?） 由于軟件仿真器能夠反復(fù)地運(yùn)行相同的仿真過(guò)程，便于在對(duì)軟件進(jìn)行調(diào)試、測(cè)試過(guò)程中，控制與分析應(yīng)用程序運(yùn)行及仿真環(huán)境的狀態(tài)，并可以采集到大量的調(diào)試數(shù)據(jù)。
　　軟件仿真器一般都是在ISA（指令集體系結(jié)構(gòu)）級(jí)對(duì)系統(tǒng)進(jìn)行仿真的，本文也不例外，也就是所說(shuō)的指令集仿真器。
　　指令集仿真器的實(shí)現(xiàn)方法有兩大類(lèi)：一類(lèi)是解釋型指令集仿真器，將應(yīng)用程序裝載入仿真的存儲(chǔ)器中，在運(yùn)行時(shí)模擬“取指（fetch）-譯碼（decode）-執(zhí)行（execute）”的流水對(duì)每條目標(biāo)指令進(jìn)行解釋，將結(jié)果存入仿真的寄存器或存儲(chǔ)器中。另一類(lèi)是編譯型指令集仿真器，又可細(xì)分為基于靜態(tài)編譯與基于動(dòng)態(tài)編譯兩類(lèi)，其原理是將目標(biāo)機(jī)的指令直接翻譯為能實(shí)現(xiàn)相應(yīng)功能的宿主機(jī)上的指令/指令塊，翻譯在編譯時(shí)實(shí)現(xiàn)為基于靜態(tài)編譯的指令仿真器，在裝載時(shí)才實(shí)現(xiàn)為基于動(dòng)態(tài)編譯的指令仿真器。解釋型指令集仿真器仿真速度比較慢，但由于是對(duì)指令的逐條解釋，可以提供對(duì)執(zhí)行應(yīng)用程序的很方便的控制；而編譯指令集仿真器雖然有較高的仿真速度，但由于對(duì)源程序進(jìn)行了反編譯后又進(jìn)行了優(yōu)化，已經(jīng)丟失了原來(lái)的用戶程序與高級(jí)語(yǔ)言的對(duì)應(yīng)關(guān)系。解釋型指令集仿真器提供了調(diào)試運(yùn)行仿真器的可能，更利于嵌入式軟件測(cè)試，因此本文中的指令集仿真器的實(shí)現(xiàn)采用此類(lèi)方式。
　　隨著面向?qū)ο蠹夹g(shù)的成熟，仿真軟件已經(jīng)朝著可互操作性、可重用性、面向?qū)ο蟮内厔?shì)發(fā)展，面向?qū)ο蠓抡妫?Object-Oriented Simulation ）已成為當(dāng)前仿真研究領(lǐng)域最為活躍的研究方向之一。本文中的軟件仿真器ADSPSim在構(gòu)架上也采用了面向?qū)ο蟮姆抡婕夹g(shù)。
　　2 ADSP-2106x SHARC DSPs簡(jiǎn)介
　　ADSP-2106x是AD公司的第二代32位浮點(diǎn)數(shù)字信號(hào)處理器，AD稱之為SHARC（Super Harvard Architecture Computer，超級(jí)哈佛結(jié)構(gòu)體系結(jié)構(gòu)計(jì)算機(jī)）。目前包括四種產(chǎn)品：ADSP-21060、ADSP-21061、ADSP-21062、ADSP-21065L。
　　2.1 ADSP-2106x體系結(jié)構(gòu)概述
　　和馮諾伊曼結(jié)構(gòu)不同，哈佛結(jié)構(gòu)使用分離的數(shù)據(jù)和程序空間及分類(lèi)的訪問(wèn)總線。而改進(jìn)的超級(jí)哈佛結(jié)構(gòu)的超級(jí)之處在于允許在程序存儲(chǔ)器（PM）中同時(shí)存放數(shù)據(jù)和指令（可靈活配置）。再輔以獨(dú)立劃分的片內(nèi)總線（分別用于PM和DM， 數(shù)據(jù)存儲(chǔ)器）和指令高速緩存，很好地解決了在執(zhí)行雙數(shù)據(jù)存取的指令時(shí)，當(dāng)需要從PM中讀寫(xiě)數(shù)據(jù)而產(chǎn)生的使用PM數(shù)據(jù)總線的沖突。當(dāng)?shù)谝淮伟l(fā)生使用PM數(shù)據(jù)總線的沖突時(shí)，處理器會(huì)將指令存放在高速緩存中，當(dāng)再次使用該指令時(shí)，處理器就可以一次性完成從高速緩存中取指令，從DM和PM同時(shí)取數(shù)據(jù)的并行操作。ADSP-2106x的詳細(xì)體系結(jié)構(gòu)如圖1所示。
　　
　　圖1 ADSP-2106x 組成框圖
　　2.2 ADSP-2106x指令系統(tǒng)概述
　　ADSP-2106x指令系統(tǒng)具有RISC（精簡(jiǎn)指令系統(tǒng)）指令長(zhǎng)度一致、單周期執(zhí)行時(shí)間、易于并行和流水線處理的特點(diǎn)，可以分為四大類(lèi)：計(jì)算并存取指令，程序流控制指令，立即數(shù)尋址存取指令，及其它指令。又可按照操作碼細(xì)分為24小類(lèi)。值得指出的是，其中大多數(shù)指令包含指定計(jì)算操作的域。ADSP-2106x指令固定長(zhǎng)度為48位，若包含計(jì)算操作域，則低0～22位固定為計(jì)算操作指令。詳細(xì)指令集見(jiàn)附錄A&B。
　　正是由于計(jì)算指令與存取或跳轉(zhuǎn)指令可以合并在一條指令中譯碼執(zhí)行，ADSP-2106x擁有一個(gè)高性能的計(jì)算內(nèi)核，它可以在每個(gè)指令周期內(nèi)完成三個(gè)計(jì)算，包括一次加法、一次減法、一次乘法，以及寄存器到存儲(chǔ)器的存/取操作，或是程序流的改變操作。因此在60 MHz 的時(shí)鐘速率下可以得到180 MFLOPS（每秒兆浮點(diǎn)操作次數(shù)）的性能。