基于多核DSP助RNC提升分組處理能力

業(yè)界領(lǐng)先的TEMPO評估服務(wù) 高分段能力，高性能貼片保險絲 專為OEM設(shè)計師和工程師而設(shè)計的產(chǎn)品 Samtec連接器 完整的信號來源 每天新產(chǎn)品 時刻新體驗 完整的15A開關(guān)模式電源 　　DSP是對數(shù)字信號進行高速實時處理的專用處理器。在當(dāng)今的數(shù)字化的背景下，DSP以其高性能和軟件可編程等特點，已經(jīng)成為電子產(chǎn)業(yè)領(lǐng)域增長最迅速的產(chǎn)品之一，人們對其性能、功耗和本錢也提出了越來越高的要求，迫使DSP廠商開始在單一矽片上集成更多的處理器內(nèi)核。
　　由于與頻率提高相關(guān)的功耗/散熱問題日益突出，指令級并行架構(gòu)（ILP）及存儲能力已近極限，硅芯片已難以支撐處理器性能的大幅度提升。在單芯片上集成多個核，每個核同時處理多條線程而非不斷提高處理器時鐘速度，已是業(yè)界共識。TI認為，通過改進無線網(wǎng)絡(luò)控制器（RNC）的分組處理功能，是滿足無線網(wǎng)絡(luò)數(shù)據(jù)及語音流量大幅增長以及應(yīng)用多樣性需求的可行之道。
　　
　　基站控制器（RNC）直接影響到移動用戶的通話和使用效果，為此，TI 采用多核DSP替代以往由通用處理器和RISC執(zhí)行的功能，開發(fā)出一套可進行高效分組處理的低成本方案TMS320TCI6486，從而在不額外增加RNC的情況下實現(xiàn)網(wǎng)絡(luò)優(yōu)化。TI高密度與核心基礎(chǔ)局端DSP產(chǎn)品全球業(yè)務(wù)總經(jīng)理John Smrstik表示，基站控制器的核心有兩個要素：一是高性能的數(shù)據(jù)處理能力，二是非常低的功耗。與業(yè)界其它高端處理器相比，TI的多核處理器兼顧了高性能和低功耗。
　　影響當(dāng)今RNC性能的因素主要有兩個：高性能數(shù)據(jù)的處理能力和低功耗特性。高級分組驅(qū)動型處理的關(guān)鍵在于數(shù)據(jù)包的接收、處理和發(fā)送，因此并行能力、內(nèi)存大小以及功耗一直都是處理器的瓶頸。此外，并行需求的存在還使得運營商不得不面對處理器價格的壓力。因此，系統(tǒng)的架構(gòu)需要能夠針對數(shù)據(jù)包類型進行分組處理進行優(yōu)化，從而提高整個系統(tǒng)的整體效率。
　　僅靠單核處理器似乎已經(jīng)跟上并行計算的需求變化。一個主要的趨勢是，為了繼續(xù)滿足摩爾定律，業(yè)界紛紛拋棄一味通過提高處理器時鐘速度采用“超級單核”來提高處理性能的做法，轉(zhuǎn)而采用多核架構(gòu)，以便獲得性能和功耗上的雙重優(yōu)勢。RNC市場也是如此。對于RNC來說，采用多核或許還有另外一層原因。對于未來以包處理為主的RNC來說，要處理不同類型的數(shù)據(jù)包，將他們分別交給不同的內(nèi)核進行并行處理，無疑將擁有更高的效率而由于采用了根據(jù)摩爾定律采用更多晶體管以便在單顆芯片上集成多個內(nèi)核的技術(shù)，運營商可在不增加資本開支或運營開支的同時實現(xiàn)網(wǎng)絡(luò)優(yōu)化。
　　TI的6核3GHz器件TMS320TCI6486擁有極佳的性能功耗比，可通過并行處理來實現(xiàn)性能可擴展性，并允許多個內(nèi)核在單芯片上處理多條線程。同時TCI6486還可通過器件共享硬件隊列來提升分組驅(qū)動的處理性能。Smrstik透露，TI新一代DSP功效是前代產(chǎn)品的2-3倍，在內(nèi)存方面也有3倍的增加，另外在接口的帶寬方面也有大幅的提高。
　　操作系統(tǒng)對多核DSP應(yīng)用是個關(guān)鍵因素，除TI提供的實時操作系統(tǒng)在資源、內(nèi)存實施實時管理外，TI眾多的第三方合作伙伴也在應(yīng)用層面上設(shè)計開發(fā)出相關(guān)軟件以方便用戶針對多核DSP的應(yīng)用。 Smrstik認為，DSP+MCU方案更適用于對成本比較敏感的消費電子產(chǎn)品，而在高性能處理能力的實現(xiàn)上多核DSP最為可行。通過大量智能化的設(shè)計盡可能去除額外消耗功耗設(shè)計、采用90納米工藝的TCI6486只有4瓦的功耗。
?