基于導(dǎo)引頭信號(hào)處理系統(tǒng)探究FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)

　1 引言
　　隨著同防工業(yè)對(duì)精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度加快，生命周期縮短。實(shí)現(xiàn)功能強(qiáng)、性能指標(biāo)高、抗干擾能力強(qiáng)、工作穩(wěn)定可靠、體積小、功耗低、結(jié)構(gòu)緊湊合理符合彈載要求的導(dǎo)引頭信號(hào)處理器已經(jīng)勢(shì)在必行。過去單一采用DSP處理器搭建信號(hào)處理器已經(jīng)不能滿足要求．FPGA+DSP的導(dǎo)引頭信號(hào)處理結(jié)構(gòu)成為當(dāng)前以及未來一段時(shí)間的主流。
　　FPGA和DSP處理器具有截然不同的架構(gòu)，在一種器件上非常有效的算法．在另一種器件上可能效率會(huì)非常低。如果目標(biāo)要求大量的并行處理或者最大的多通道流量，那么單純基于DSP的硬件系統(tǒng)就可能需要更大的面積，成本或功耗。一個(gè)FPGA僅在一個(gè)器件上就能高提供多達(dá)550個(gè)并行乘法和累加運(yùn)算，從而以較少的器件和較低的功耗提供同樣的性能。但對(duì)于定期系數(shù)更新，決策控制任務(wù)或者高速串行處理任務(wù)，F(xiàn)PGA的優(yōu)化程度遠(yuǎn)不如DSP。
　　FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點(diǎn)，兼顧了速度和靈活性。本文以導(dǎo)引頭信號(hào)處理系統(tǒng)為例說明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)。
　　2 系統(tǒng)組成
　　本系統(tǒng)南一片F(xiàn)PGA和一片DSP來組成，F(xiàn)PGA在實(shí)時(shí)并行計(jì)算實(shí)現(xiàn)標(biāo)準(zhǔn)數(shù)字信號(hào)處理算法的能力遠(yuǎn)強(qiáng)于DSP，因此數(shù)字接收系統(tǒng)信號(hào)處理要用到的FIR濾波、FFT、IFFT等算法，在FPGA中實(shí)現(xiàn)要遠(yuǎn)快于用DSP，且FPGA廠商提供了非常豐富易用的能實(shí)現(xiàn)數(shù)字信號(hào)處理的參數(shù)Core．可以大大簡(jiǎn)化開發(fā)過程。而且，F(xiàn)PGA支持丁程師設(shè)計(jì)高度并行的架構(gòu)以及有大量乘法器和存儲(chǔ)器資源，因此將數(shù)字下變頻（DDC），脈壓（PC），動(dòng)目標(biāo)檢測(cè)（MTD），恒虛警處理（CFAR）等也在FPGA中實(shí)現(xiàn)，可有效提高實(shí)時(shí)性，集成度和穩(wěn)定性。而DSP用來進(jìn)行其他復(fù)雜信號(hào)處理，比如自動(dòng)目標(biāo)識(shí)別、抗干擾等。
　　FPGA和DSP的通信通過32位的數(shù)據(jù)總線聯(lián)通。FPGA通過此數(shù)據(jù)總線把柃測(cè)得到的目標(biāo)信息傳遞給DSP做后續(xù)處理，DSP則通過數(shù)據(jù)總線傳遞控制信息。
　　
　　圖1 FPGA+DSP的系統(tǒng)組成框圖
　　3 FPGA設(shè)計(jì)中的關(guān)鍵技術(shù)
　　3．1 跨時(shí)鐘域的設(shè)計(jì)
　　3．1．1基礎(chǔ)
　　只有最初級(jí)的邏輯電路才使用單一的時(shí)鐘。大多數(shù)與數(shù)據(jù)傳輸相關(guān)的應(yīng)用都有與牛俱來的挑戰(zhàn)，即跨越多個(gè)時(shí)鐘域的數(shù)據(jù)移動(dòng)，例如磁盤控制器、CDROM／DVD控制器、調(diào)制解調(diào)器、網(wǎng)卡以及網(wǎng)絡(luò)處理器等。當(dāng)信號(hào)從一個(gè)時(shí)鐘域傳送到另一個(gè)時(shí)鐘域時(shí)，出現(xiàn)在新時(shí)鐘域的信號(hào)是異步信號(hào)。
　　在現(xiàn)代IC、ASIC以及FPGA設(shè)計(jì)中，許多軟件程序可以幫助工程師建立幾百萬(wàn)門的電路。但這些程序都無(wú)法解決信號(hào)同步問題。設(shè)計(jì)者需要了解可靠的設(shè)計(jì)技巧，以減少電路在跨時(shí)鐘域通信時(shí)的故障風(fēng)險(xiǎn)。
　　從事多時(shí)鐘設(shè)計(jì)的第一步是要理解信號(hào)穩(wěn)定性問題。當(dāng)一個(gè)信號(hào)跨越某個(gè)時(shí)鐘域時(shí)．對(duì)新時(shí)鐘域的電路來說它就是一個(gè)異步信號(hào)。接收該信號(hào)的電路需要對(duì)其進(jìn)行同步。同步可以防止第一級(jí)存儲(chǔ)單元（觸發(fā)器）的亞穩(wěn)態(tài)在新的時(shí)鐘域里傳播蔓延。
　　亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既尤法預(yù)測(cè)該單元的輸}}{電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在這個(gè)穩(wěn)定期問，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種尤用的輸出電平可以滑信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。
　　由于數(shù)據(jù)率比較低，而FPGA的工作頻率可以很高，所以在雷達(dá)信號(hào)處理機(jī)的FPGA設(shè)計(jì)中，勢(shì)必要引入跨時(shí)鐘域的設(shè)計(jì)，例如在某項(xiàng)口中，控制網(wǎng)絡(luò)為10M．脈沖壓縮工作時(shí)鐘為200M，MTD、CFAR為80M，是個(gè)典型的跨時(shí)鐘域設(shè)計(jì)。
　　
　　圖2時(shí)鐘域示意圖
　　3．1．2跨R寸鐘域的處理
　　現(xiàn)代IC與FPGA設(shè)計(jì)巾使用的綜合工具可以保證設(shè)計(jì)能滿足每個(gè)數(shù)字電路觸發(fā)器對(duì)建立與保持時(shí)間的要求。然而，異步信號(hào)卻給軟件提出了難題。對(duì)新的時(shí)鐘域米說．從其它時(shí)鐘域傳柬的信號(hào)是異步的。大多數(shù)綜合丁具在判定算步信號(hào)是否滿足觸發(fā)器時(shí)序要求時(shí)遇到了麻煩。因?yàn)樗鼈儾荒艽_定觸發(fā)器處于非穩(wěn)態(tài)的時(shí)間，所以它們也就不能確定從一個(gè)觸發(fā)器通過組合邏輯到達(dá)下一個(gè)觸發(fā)器的總延遲時(shí)間。所以，最好的辦法是使用一些電路來減輕異步信號(hào)的影響。
　　同步措施歸納起來主要有兩方面，
　　1）對(duì)于跨越時(shí)鐘域控制信號(hào)，用同步器來實(shí)現(xiàn)同步；
　　為了使同步。工作能正常進(jìn)行，從某個(gè)時(shí)鐘域傳來的信號(hào)應(yīng)先通過原時(shí)鐘域上的一個(gè)觸發(fā)器，然后不經(jīng)過兩個(gè)時(shí)鐘域間的任何組合邏輯，直接進(jìn)入同步器的第一個(gè)觸發(fā)器中（圖3）。這一要求非常重要，因?yàn)橥狡鞯牡谝患?jí)觸發(fā)器對(duì)組合邏輯所產(chǎn)生的毛刺非常敏感。如果一個(gè)足夠長(zhǎng)的信號(hào)毛刺正好滿足建立一保持時(shí)問的要求，則同步器的第一級(jí)觸發(fā)器會(huì)將其放行，給新時(shí)鐘域的后續(xù)邏輯送出一個(gè)虛假的信號(hào)。