基于雙DSP電機控制數(shù)字平臺設計方案解析

　0 引言
　　TI公司的2000系列DSP是電機控制領域常用芯片，針對電機控制設計的事件管理器具有突出優(yōu)點。3X系列DSP則是性價比很好的通用芯片，浮點運算，數(shù)據(jù)處理速度快。為此采用雙DSP系統(tǒng)結(jié)構(gòu)，從電機控制領域特點出發(fā)，利用TMS320LF2407A控制上的強大功能而專注于控制方面的工作；TMS320VC33浮點運算能力強，則進行數(shù)據(jù)的分析和處理。使用雙口RAMCY7C025實現(xiàn)雙機之間的高速數(shù)據(jù)交流和通信，使得不同MDSP優(yōu)勢充分體現(xiàn)，協(xié)同工作，大大提高控制平臺的性能。
　　直接轉(zhuǎn)矩控制［1］是目前廣為研究的電機控制理論之一，已在異步機上取得了成功，而在同步機方面的應用也已有了一定發(fā)展［2］。由于該理論直接對轉(zhuǎn)矩進行控制，故瞬態(tài)性能得到了顯著的改善。但是，由于其采用的是Bang-Bang控制，控制周期過長會使電流過大；同時大周期會使轉(zhuǎn)矩脈動加大。為了解決這個問題可以從控制策略上加以改進，比如采用SVM-DTC［3］來取代傳統(tǒng)DTC方案；也可以在控制平臺上加以考慮，提高處理器速度，縮短控制周期。以單個DSP為核心的控制平臺（常見的芯片如TI公司的2000系列），由于既要完成復雜的算法，還要執(zhí)行數(shù)據(jù)采集、控制信號輸出、系統(tǒng)保護以及人機交互等一系列操作，無法有效地縮短控制周期。在綜合考慮了各種數(shù)字信號處理器的性能之后，決定采用雙DSP并行工作的體系結(jié)構(gòu)；并同時考慮到該控制系統(tǒng)的特點，即在每個控制周期內(nèi)兩個DSP之間交換的信息很少，不同于諸如圖像采集系統(tǒng)［4］那樣，需要大流量的數(shù)據(jù)交換。由此采取了一系列特殊的設計思想。首先，在芯片的選型上兼顧了各自不同的特點，即專用于電機控制領域的芯片TMS320LF2407A專注于控制；高速通用數(shù)據(jù)處理芯片TMS320VC33則著眼于復雜算法的實現(xiàn)，從而充分利用了各自的特點。其次，針對電機控制這一特定領域，需要采集的數(shù)據(jù)相對較少，同時反饋的也只是計算結(jié)果，即PWM波發(fā)送策略，并無大量中間結(jié)果，因此，需要考慮的重點是控制方法的實現(xiàn)，和數(shù)據(jù)采集的實現(xiàn)必須占用盡可能少的資源。同時由于數(shù)據(jù)量較少，可以用較小的代價來實現(xiàn)數(shù)據(jù)的冗余，使得數(shù)據(jù)處理時更加靈活和方便，DSP之間并不一定保持同步工作狀態(tài)。為了實現(xiàn)兩個DSP之間的數(shù)據(jù)交換和通信，選擇了雙口RAM作為兩者之間的媒介。并從硬件和軟件上相互配合，避免存儲空間爭用［5］的同時，使得數(shù)據(jù)存儲過程盡量少耗費各種資源。
　　1 硬件系統(tǒng)構(gòu)成
　　TMS320LF2407A最突出的特點在于其事件管理器模塊：共有兩個事件管理器EVA及EVB，提供了8個16位脈寬調(diào)制（PWM）通道。這些都是針對電機控制而設計的，在PWM波的產(chǎn)生上相當方便可靠；可編程的PWM死區(qū)控制可以防止上下橋臂同時輸出觸發(fā)脈沖而導致直通。同時每個模塊還提供了兩個外部引腳PDPINTA和PDPINTB，當該引腳上出現(xiàn)低電平時事件管理器模塊將快速關(guān)閉相應的PWM通道，起到保護作用。片內(nèi)模數(shù)轉(zhuǎn)換模塊為數(shù)據(jù)采集提供了高性能的A/D轉(zhuǎn)換器，最小轉(zhuǎn)換時間只有500ns。由于轉(zhuǎn)換時間是整個控制周期的組成部分之一，快速A/D對于縮短控制周期是非常有利的。
　　TMS320C3X系列DSP芯片是一種性能價格比很好的浮點處理芯片，具有很高的數(shù)據(jù)處理速度。片內(nèi)部分擁有34K×32位的RAM，在程序運行期間，所有的數(shù)據(jù)都位于其中，從而能夠充分發(fā)揮哈佛總線結(jié)構(gòu)所帶來的數(shù)據(jù)吞吐量大、運算快的優(yōu)點。在算法實現(xiàn)上，由于采用了浮點計算格式，將使計算精度得到提高；采用編程語言C會使程序編寫效率大大改善，這對于需要用復雜算法實現(xiàn)的控制策略來說是很重要的。
　　雙口RAM的特點在于具有兩組相互獨立的地址線、數(shù)據(jù)線和控制線，片內(nèi)包含的控制邏輯解決了三個重要的問題：處理器之間的信號關(guān)系（中斷邏輯）；兩個CPU正在使用同一地址時的時間關(guān)系（仲裁邏輯）和把一塊存儲器臨時分配到某一邊的硬件支持（旗語邏輯），從而保證雙機之間數(shù)據(jù)、信號交流的正確進行。
　　仲裁邏輯（忙邏輯）每塊CY7C025允許兩個CPU同時讀取任何存儲單元（包括同時讀同一地址單元），但是不允許同時寫或者一讀一寫同一地址單元，否則就會發(fā)生錯誤。雙口RAM中已經(jīng)有相應的仲裁邏輯電路來解決這一問題：先行穩(wěn)定的地址端口通過仲裁邏輯電路優(yōu)先讀寫，同時內(nèi)部電路使另一個端口的BUSY信號有效，并在內(nèi)部禁止對方訪問，直到本端口的操作結(jié)束。BUSY信號可以作為CPURDY信號的來源，從而使得CPU處于等待狀態(tài)。
　　當雙口RAM單片使用的時候，問題相對簡單，但是，在現(xiàn)代數(shù)字系統(tǒng)中，由于數(shù)據(jù)總線的寬度往往可以達到32位甚至更寬，這就需要多片雙口RAM來進行位擴展。此時如果出現(xiàn)同時訪問，將有多塊雙口RAM處于工作狀態(tài)，如果依然象單片工作時那樣，每塊雙口RAM都使用自己的仲裁邏輯，則很可能出現(xiàn)一種情況，即第一片仲裁使得BUSYL變低，而第二片仲裁使BUSYR變低，這樣兩邊的CPU都會處于等待狀態(tài)。為了避免這種情況的發(fā)生（BUSY信號死鎖），可以使用主從模式，使得當多塊芯片一起工作時，只使用主片的仲裁邏輯，并迫使從片跟隨主片。主從模式的電路連接如圖1所示。
　　
　　圖1 主從連接電路
　　主芯片的BUSY信號接上拉電阻作為輸出，從芯片的BUSY信號作為寫禁止輸入，當主芯片處于BUSY狀態(tài)時，從芯片接收這個狀態(tài)，同樣處于忙狀態(tài)，從而避免了死鎖的發(fā)生。
　　中斷邏輯
　　另一個重要的內(nèi)部電路結(jié)構(gòu)，它允許雙CPU通過端口直接進行通信。CY7C025最高位的存儲單元1FFF作為右邊端口的中斷信箱，
　　次高位存儲單元1FFE作為左邊端口的中斷信箱。各CPU可以讀取雙方的中斷信箱，但只能寫對方的中斷信箱。當一端寫入對方的中斷信箱時，對方就會產(chǎn)生一個中斷信號；讀自己的中斷信箱則清除自己的中斷信號，讀對方的中斷信箱不會清除中斷信號。
　　旗語通信邏輯可以使雙口RAM暫時指定一塊存儲區(qū)，只供一端的CPU使用，稱之為獨占模式。CY7C025配置了獨立于RAM陣列的8個旗語鎖存器，用于標志雙口RAM是否處于獨占模式。獨占模式也可以用來避免地址仲裁問題，因為，它是一種使兩邊不同時使用同一地址的方法，通常也叫做軟件仲裁。