DSP間的雙向并行異步通訊接口解析

　在多CPU的分布式信號處理系統(tǒng)中，往往涉及CPU間的通訊與數(shù)據(jù)交換，大數(shù)據(jù)量的數(shù)據(jù)傳輸一般采用DMA方式，而小數(shù)據(jù)量的數(shù)據(jù)交換采用并行接口則比較快速靈活。因此，對于傳輸速度要求較高的DSP間的小數(shù)據(jù)量的數(shù)據(jù)交換及通訊來說，要提高DSP的工作效率，不僅要求并行接口的響應(yīng)快，而且必須采用異步方式以免相互等待。本文介紹了采用CYPRESS公司的FIFO芯片CY7C419來實現(xiàn)DSP間的雙向并行異步通訊接口。該方法不僅比用TTL鎖存器的方式速度快，而且譯碼邏輯簡單，另外，由于FIFO芯片有一定的深度（256個），因此，在少于256個數(shù)據(jù)傳輸時，可實現(xiàn)零等待時間。
　　1 FIFO芯片簡介
　　全滿（FF）和全空（EF）標志用以防止數(shù)據(jù)溢出或不足;
　　
　　擴展輸入（XI）、擴展輸出（X0）、首次裝載（FL）：用以實現(xiàn)無限的寬度及深度擴展，深度擴展技術(shù)可使操縱控制信號從一個元件并行傳至另一個元件，因而消除了傳輸延遲的串行附加，其最高讀、寫速度可達50MHz，讀寫信號低電平有效;
　　當CY7C419獨立使用或多片實現(xiàn)寬度擴展結(jié)構(gòu)時，半空標志（HF）輸出有效，在深度擴展結(jié)構(gòu)中，該此腳輸出擴展輸出信息（XO）并告知下一個FIFO;
　　D0～D8為數(shù)據(jù)輸入，Q0～Q8為數(shù)據(jù)輸出。
　　R、W及MR分別為讀、寫及復(fù)位信號的輸入端，它們均為低電平有效。
　　2 硬件結(jié)構(gòu)與通訊流程
　　2.1 硬件結(jié)構(gòu)
　　利用FIFO實現(xiàn)DSP間雙向并行異步通訊的結(jié)構(gòu)原理如圖2所示。DSP56001和ADSP21020分別樹熊美國Motorola和ADI公司的DSP芯片。兩個CY7C419芯片U1、U2分別用于DSP56001和ADSP21020間雙向并行接口的一個方向，其中U1用于完成DSP56001向ADSP21020的數(shù)據(jù)傳送，U2則用于完成ADSP21020向DSP56001的數(shù)據(jù)傳送。U1的全滿標志（FF）與U2的全空標志（EF）通過緩沖器74LS245與DSP56001的數(shù)據(jù)總線相連，該緩沖器被映射為DSP56001數(shù)據(jù)區(qū)的一個地址單元（0x600），因此，DSP56001通過對該地址單元的讀操作便可獲知U1是否已寫滿以及U2是否有數(shù)所要讀。同理，U2的全志（FF）與U1的全空標志（EF）通過一緩沖器74LS245連于ADSP21020的數(shù)據(jù)總線，該片74LS245補映射為ADSP21020數(shù)據(jù)區(qū)的一個地址單元（身份地址+0x100000），這樣ADSP21020通過對該地址單元的讀操作也可獲知U2是否已寫滿以及U1是否有數(shù)據(jù)要讀。另外，DSP56001對U1的寫操作、對U2的讀操作映射為對其數(shù)據(jù)存儲區(qū)一個地址單元（0x200）的寫、讀操作;而ADSP21020對U2的寫操作和對U1的讀操作則被映射為對其數(shù)據(jù)存儲區(qū)地址單元（身份地址+0x180000）的寫、讀操作。兩個DSP芯睡均可同時對U1、U2進行復(fù)位操作。